ZHCACB3E May   2023  – February 2024 AM620-Q1 , AM623 , AM625 , AM625-Q1 , AM625SIP , AM62A3 , AM62A3-Q1 , AM62A7 , AM62A7-Q1 , AM62P , AM62P-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 引言
    1. 1.1 AM62x 处理器系列
      1. 1.1.1 AM625
      2. 1.1.2 AM623
      3. 1.1.3 AM625SIP
      4. 1.1.4 AM625-Q1
      5. 1.1.5 AM620-Q1
    2. 1.2 AM62Ax 处理器系列
      1. 1.2.1 AM62A7
      2. 1.2.2 AM62A7-Q1
      3. 1.2.3 AM62A3
      4. 1.2.4 AM62A3-Q1
    3. 1.3 AM62Px 处理器系列
      1. 1.3.1 AM62P
      2. 1.3.2 AM62P-Q1
  5. 2 相关配套资料
    1. 2.1 常用和适用配套资料的链接
      1. 2.1.1 AM625/AM623/AM625SIP/AM625-Q1/AM620-Q1
      2. 2.1.2 AM62A7/AM62A3
      3. 2.1.3 AM62P/AM62P-Q1
    2. 2.2 硬件设计指南
      1. 2.2.1 AM625/AM623/AM625SIP/AM625-Q1/AM620-Q1
      2. 2.2.2 AM62A7/AM62A3
      3. 2.2.3 AM62P/AM62P-Q1
  6. 3 处理器选择
    1. 3.1 数据表
    2. 3.2 外设实例命名约定
    3. 3.3 器件订购和质量
  7. 4 功率结构
    1. 4.1 生成电源轨
      1. 4.1.1 AM625/AM623/AM625SIP/AM625-Q1/AM620-Q1
        1. 4.1.1.1 PMIC（电源管理 IC）
          1. 4.1.1.1.1 其他参考
        2. 4.1.1.2 分立式电源
          1. 4.1.1.2.1 直流/直流转换器
          2. 4.1.1.2.2 LDO
      2. 4.1.2 AM62A7/AM62A3
        1. 4.1.2.1 PMIC
        2. 4.1.2.2 分立式电源
      3. 4.1.3 AM62P/AM62P-Q1
        1. 4.1.3.1 PMIC
        2. 4.1.3.2 分立式电源
    2. 4.2 电源控制和保护
      1. 4.2.1 负载开关
      2. 4.2.2 电子保险丝
  8. 5 一般建议
    1. 5.1 处理器性能评估模块（SK - 入门套件）
    2. 5.2 器件特定（处理器特定、处理器系列特定）SK 与数据表
      1. 5.2.1 有关元件选择的注意事项
        1. 5.2.1.1 串联电阻
        2. 5.2.1.2 并联拉电阻
        3. 5.2.1.3 驱动强度配置
        4. 5.2.1.4 数据表建议
        5. 5.2.1.5 处理器 IO - 外部 ESD 保护
        6. 5.2.1.6 外设时钟输出串联电阻器
      2. 5.2.2 有关重复使用 SK 设计的额外信息
        1. 5.2.2.1 SK 原理图中添加了设计说明
        2. 5.2.2.2 SK 设计文件重复使用
    3. 5.3 开始设计前
      1. 5.3.1  文档
      2. 5.3.2  处理器引脚属性（引脚排列）验证
      3. 5.3.3  器件比较和 IOSET
      4. 5.3.4  PADCONFIG 寄存器注意事项
      5. 5.3.5  针对失效防护操作的处理器 IO（信号）隔离
      6. 5.3.6  器件特定 SK 的参考
      7. 5.3.7  高速接口设计指南
      8. 5.3.8  LVCMOS (GPIO) 输出的推荐拉电流或灌电流
      9. 5.3.9  将慢速斜升输入或电容器连接到 LVCMOS IO（输入或输出）
      10. 5.3.10 定制电路板设计过程中与处理器相关的疑问和说明
  9. 6 特定于处理器的建议
    1. 6.1 通用（处理器启动）连接
      1. 6.1.1 电源
        1. 6.1.1.1 内核和外设的电源
          1. 6.1.1.1.1 AM625/AM623/AM625SIP/AM625-Q1/AM620-Q1 和 AM62A7/AM62A3
          2. 6.1.1.1.2 AM62P/AM62P-Q1
          3. 6.1.1.1.3 其他信息
        2. 6.1.1.2 IO 组的电源
          1. 6.1.1.2.1 AM625/AM623/AM625SIP/AM625-Q1/AM620-Q1 和 AM62A7/AM62A3
          2. 6.1.1.2.2 AM62P/AM62P-Q1
          3. 6.1.1.2.3 其他信息
        3. 6.1.1.3 VPP 电源（电子保险丝 ROM 编程）
        4. 6.1.1.4 部分 IO 模式（低功耗）配置的电源连接
          1. 6.1.1.4.1 使用部分 IO
          2. 6.1.1.4.2 不使用部分 IO
          3. 6.1.1.4.3 电源时序数据表参考
        5. 6.1.1.5 其他信息
      2. 6.1.2 电源轨的电容器
        1. 6.1.2.1 AM625/AM623/AM625SIP/AM625-Q1/AM620-Q1
        2. 6.1.2.2 AM62A7/AM62A3 和 AM62P/AM62P-Q1
        3. 6.1.2.3 其他信息
          1. 6.1.2.3.1 AM625/AM623/AM625SIP/AM625-Q1/AM620-Q1 和 AM62A7/AM62A3
          2. 6.1.2.3.2 AM62P/AM62P-Q1
      3. 6.1.3 处理器时钟
        1. 6.1.3.1 时钟输入
          1. 6.1.3.1.1 高频振荡器 (MCU_OSC0_XI/MCU_OSC0_XO)
          2. 6.1.3.1.2 低频振荡器 (WKUP_LFOSC0_XI/WKUP_LFOSC0_XO)
          3. 6.1.3.1.3 EXT_REFCLK1（主域的外部时钟输入）
          4. 6.1.3.1.4 其他信息
        2. 6.1.3.2 时钟输出
      4. 6.1.4 处理器复位
        1. 6.1.4.1 外部复位输入
        2. 6.1.4.2 外部复位状态输出
        3. 6.1.4.3 其他信息
      5. 6.1.5 引导模式的配置（针对处理器）
        1. 6.1.5.1 处理器引导模式输入隔离缓冲器用例和优化
        2. 6.1.5.2 引导模式选择
          1. 6.1.5.2.1 USB 引导模式注意事项
        3. 6.1.5.3 其他信息
    2. 6.2 使用 JTAG 和 EMU 进行电路板调试
      1. 6.2.1 其他信息
  10. 7 处理器外设
    1. 7.1 IO 组的电源连接
      1. 7.1.1 AM625/AM623/AM625SIP/AM625-Q1/AM620-Q1 和 AM62A7/AM62A3
      2. 7.1.2 AM62P/AM62P-Q1
    2. 7.2 存储器接口（DDRSS (DDR4/LPDDR4)、MMCSD (eMMC/SD/SDIO)、OSPI/QSPI 和 GPMC）
      1. 7.2.1 DDR 子系统 (DDRSS)
        1. 7.2.1.1 DDR4 SDRAM（双倍数据速率 4 同步动态随机存取存储器）
          1. 7.2.1.1.1 AM625/AM623/AM625-Q1/AM620-Q1
            1. 7.2.1.1.1.1 接口配置
            2. 7.2.1.1.1.2 布线拓扑和端接
            3. 7.2.1.1.1.3 用于控制和校准的电阻
            4. 7.2.1.1.1.4 电源轨的电容器
            5. 7.2.1.1.1.5 数据位或字节交换
            6. 7.2.1.1.1.6 VTT 端接原理图参考
          2. 7.2.1.1.2 AM625SIP
          3. 7.2.1.1.3 AM62A7/AM62A3
          4. 7.2.1.1.4 AM62P/AM62P-Q1
        2. 7.2.1.2 LPDDR4 SDRAM（低功耗双倍数据速率 4 同步动态随机存取存储器）
          1. 7.2.1.2.1 AM625/AM623/AM625-Q1/AM620-Q1
            1. 7.2.1.2.1.1 接口配置
            2. 7.2.1.2.1.2 布线拓扑和端接
            3. 7.2.1.2.1.3 用于控制和校准的电阻
            4. 7.2.1.2.1.4 电源轨的电容器
            5. 7.2.1.2.1.5 数据位或字节交换
          2. 7.2.1.2.2 AM625SIP
          3. 7.2.1.2.3 AM62A7/AM62A3 和 AM62P/AM62P-Q1
            1. 7.2.1.2.3.1 接口配置
            2. 7.2.1.2.3.2 布线拓扑和端接
            3. 7.2.1.2.3.3 用于控制和校准的电阻
            4. 7.2.1.2.3.4 电源轨的电容器
            5. 7.2.1.2.3.5 数据位或字节交换
      2. 7.2.2 多媒体卡/安全数字 (MMCSD)
        1. 7.2.2.1 MMC0 - eMMC（嵌入式多媒体卡）接口
          1. 7.2.2.1.1 AM625/AM623/AM625SIP/AM625-Q1/AM620-Q1 和 AM62A7/AM62A3
            1. 7.2.2.1.1.1 IO 电源
            2. 7.2.2.1.1.2 eMMC（连接器件）复位
            3. 7.2.2.1.1.3 信号端接
            4. 7.2.2.1.1.4 电源轨的电容器
          2. 7.2.2.1.2 AM62P/AM62P-Q1
            1. 7.2.2.1.2.1 使用 MMC0
              1. 7.2.2.1.2.1.1 IO 电源
              2. 7.2.2.1.2.1.2 eMMC（连接器件）复位
              3. 7.2.2.1.2.1.3 信号端接
              4. 7.2.2.1.2.1.4 电源轨的电容器
            2. 7.2.2.1.2.2 不使用 MMC0
          3. 7.2.2.1.3 有关 eMMC PHY 的额外信息
        2. 7.2.2.2 MMC0 – SD（安全数字）卡接口
        3. 7.2.2.3 MMC1/MMC2 – SD（安全数字）卡接口
          1. 7.2.2.3.1 IO 电源
          2. 7.2.2.3.2 SD 卡电源复位和引导配置
          3. 7.2.2.3.3 信号端接
          4. 7.2.2.3.4 ESD 保护
          5. 7.2.2.3.5 电源轨的电容器
        4. 7.2.2.4 其他信息
      3. 7.2.3 八路串行外设接口 (OSPI) 和四路串行外设接口 (QSPI)
        1. 7.2.3.1 IO 电源
        2. 7.2.3.2 OSPI/QSPI 复位
        3. 7.2.3.3 信号端接
        4. 7.2.3.4 环回时钟
        5. 7.2.3.5 连接多个器件的接口
        6. 7.2.3.6 电源轨的电容器
      4. 7.2.4 通用存储器控制器 (GPMC)
        1. 7.2.4.1 IO 电源
        2. 7.2.4.2 GPMC 接口
        3. 7.2.4.3 存储器（连接的器件）复位
        4. 7.2.4.4 信号端接
          1. 7.2.4.4.1 GPMC NAND
        5. 7.2.4.5 电源轨的电容器
    3. 7.3 外部通信接口（以太网 (CPSW3G)、USB2.0、PRUSS、UART 和 CAN）
      1. 7.3.1 使用 CPSW3G（通用平台 3 端口千兆位以太网交换机）的以太网接口
        1. 7.3.1.1 IO 电源
        2. 7.3.1.2 以太网 PHY 复位
        3. 7.3.1.3 以太网 PHY 引脚配置 (strap)
        4. 7.3.1.4 以太网 PHY（和 MAC）运行和媒体独立接口 (MII) 时钟
          1. 7.3.1.4.1 晶体
          2. 7.3.1.4.2 振荡器
          3. 7.3.1.4.3 处理器时钟输出 (CLKOUT0)
        5. 7.3.1.5 MAC（数据、控制和时钟）接口信号端接
        6. 7.3.1.6 MAC（介质访问控制器）到 MAC 接口
        7. 7.3.1.7 MDIO（管理数据输入/输出）接口
        8. 7.3.1.8 包括磁性元件在内的以太网 MDI（介质相关接口）
        9. 7.3.1.9 电源轨的电容器
      2. 7.3.2 通用串行总线 (USB2.0)
        1. 7.3.2.1 使用 USBn (0..1)
          1. 7.3.2.1.1 USB 主机接口
          2. 7.3.2.1.2 USB 器件接口
          3. 7.3.2.1.3 USB 双角色器件接口
          4. 7.3.2.1.4 USB Type-C
        2. 7.3.2.2 不使用 USBn (0..1)
        3. 7.3.2.3 其他信息
      3. 7.3.3 可编程实时单元子系统 (PRUSS)
        1. 7.3.3.1 AM625/AM623/AM625SIP/AM625-Q1/AM620-Q1
        2. 7.3.3.2 AM62A7/AM62A3 和 AM62P/AM62P-Q1
      4. 7.3.4 通用异步收发器 (UART)
      5. 7.3.5 控制器局域网 (CAN)
    4. 7.4 板载同步通信接口（MCSPI、MCASP 和 I2C）
      1. 7.4.1 多通道串行外设接口 (MCSPI) 和多通道音频串行端口 (MCASP)
      2. 7.4.2 内部集成电路 (I2C)
    5. 7.5 用户接口（CSIRX0、DPI、OLDI、DSI）、GPIO 和硬件诊断
      1. 7.5.1 摄像头串行接口（CSI-Rx（CSI-2 端口、CSIRX0 实例））
        1. 7.5.1.1 使用 CSIRX0
        2. 7.5.1.2 不使用 CSIRX0
      2. 7.5.2 显示子系统
        1. 7.5.2.1 显示并行接口 (DPI)
          1. 7.5.2.1.1 AM625/AM623/AM625SIP/AM625-Q1 和 AM62A7/AM62A3 和 AM62P/AM62P-Q1
            1. 7.5.2.1.1.1 IO 电源
            2. 7.5.2.1.1.2 DPI（连接器件）复位
            3. 7.5.2.1.1.3 连接
            4. 7.5.2.1.1.4 信号端接
            5. 7.5.2.1.1.5 电源轨的电容器
          2. 7.5.2.1.2 AM620-Q1
        2. 7.5.2.2 开放式 LVDS 显示接口 (OLDI)
          1. 7.5.2.2.1 AM625/AM623/AM625SIP/AM625-Q1 和 AM62P/AM62P-Q1
            1. 7.5.2.2.1.1 使用 OLDI0
              1. 7.5.2.2.1.1.1 IO 电源
              2. 7.5.2.2.1.1.2 OLDI（连接器件）复位
              3. 7.5.2.2.1.1.3 OLDI 接口兼容性
              4. 7.5.2.2.1.1.4 电源轨的电容器
            2. 7.5.2.2.1.2 不使用 OLDI0
            3. 7.5.2.2.1.3 其他信息
          2. 7.5.2.2.2 AM620-Q1 和 AM62A7/AM62A3
        3. 7.5.2.3 显示串行接口 (DSI)
          1. 7.5.2.3.1 AM625/AM623/AM625SIP/AM625-Q1/AM620-Q1 和 AM62A7/AM62A3
          2. 7.5.2.3.2 AM62P/AM62P-Q1
            1. 7.5.2.3.2.1 使用 DSITX0
            2. 7.5.2.3.2.2 不使用 DSITX0
      3. 7.5.3 通用输入/输出 (GPIO)
        1. 7.5.3.1 GPIO 上提供 CLKOUT
        2. 7.5.3.2 连接和外部缓冲
        3. 7.5.3.3 其他信息
      4. 7.5.4 板载硬件诊断
        1. 7.5.4.1 使用处理器监测板载电源电压
          1. 7.5.4.1.1 使用电压监测引脚
          2. 7.5.4.1.2 不使用电压监测引脚
        2. 7.5.4.2 内部温度监测
        3. 7.5.4.3 错误信号输出 (MCU_ERRORn) 的连接
        4. 7.5.4.4 高频振荡器 (MCU_OSC0) 时钟丢失检测
    6. 7.6 验证电路板级设计问题
      1. 7.6.1 使用 Pinmux 工具的处理器引脚配置
      2. 7.6.2 原理图配置
      3. 7.6.3 将电源轨连接到上拉电阻
      4. 7.6.4 外设（子系统）时钟输出
      5. 7.6.5 一般调试
        1. 7.6.5.1 电路板启动、测试或调试的时钟输出
        2. 7.6.5.2 其他信息
  11. 8 布局注释（已添加到原理图中）
  12. 9 定制电路板设计仿真
  13. 10其他参考内容
    1. 10.1 有关 AM6xx 处理器系列的常见问题解答
    2. 10.2 常见问题解答 - 处理器米6体育平台手机版_好二三四系列
    3. 10.3 处理器连接器件
  14. 11总结
  15. 12参考资料
    1. 12.1 AM625/AM623/AM625SIP/AM625-Q1/AM620-Q1
    2. 12.2 AM62A7/AM62A3/AM62A7-Q1/AM62A3-Q1
    3. 12.3 AM62P/AM62P-Q1
    4. 12.4 所有处理器系列通用
    5. 12.5 可用常见问题解答主列表 - 按处理器系列
    6. 12.6 常见问题解答，包括软件相关的常见问题解答
    7. 12.7 有关连接器件的常见问题解答
  16. 13术语
  17. 14修订历史记录

5.3.9 将慢速斜升输入或电容器连接到 LVCMOS IO（输入或输出）

LVCMOS 输入指定了压摆率要求。不建议将慢速斜升信号直接连接到 LVCMOS 输入或 LVCMOS 输入端的电容器。当施加慢速斜升输入时，CMOS 输入将产生击穿电流，当输入为 1/2 Vs 时，该电流将从 VDD 通过部分导通的 P 沟道晶体管和部分导通的 N 沟道晶体管流向 VSS。累积的慢速斜升会导致性能或可靠性问题。

LVCMOS 输出缓冲器不适用于驱动大型容性负载。对于 LVCMOS 类型 IO，当配置为输出并连接到容性负载时，请遵循数据表建议的允许电容值或添加串联电阻以限制电流或执行仿真。
千亿体育app官网登录(中国)官方网站IOS/安卓通用版/手机APP | 米乐app下载官网（中国）|ios|Android/通用版APP最新版 | 米乐|米乐·M6（中国大陆）官方网站 | 千亿体育登陆地址 | 华体会体育（中国）HTH·官方网站 | 千赢qy国际_全站最新版千赢qy国际V6.2.14安卓/IOS下载 | 18新利网v1.2.5|中国官方网站 | bob电竞真人（中国官网）安卓/ios苹果/电脑版【1.97.95版下载】 | 千亿体育app官方下载(中国)官方网站IOS/安卓/手机APP下载安装 |