所有地址/控制信号都必须从 DDR 控制器路由到 LPDDR4 存储器，如节 2.3 中的图所示。地址/控制信号不能与其他信号交换。允许在一个字节内进行数据位 (DQx) 交换（例如，将 D2 与 D3 交换），但不允许在字节之间进行数据位 DQx 交换（例如，交换 D4 和 D13）。交换字节时，字节的所有相关信号（DQx、DQSx 和 DM）必须一起交换。此外，允许在通道内交换字节通道（例如，交换字节 0 和 1），但不允许跨通道交换字节通道（例如，交换字节 0 和 3）。字节通道 0 和 1 必须布线到 LPDDR4 存储器的通道 A，字节通道 2 和 3 必须布线到 LPDDR4 存储器的通道 B。使用 SysConfig (https://dev.ti.com/sysconfig) 中的 DDR 子系统寄存器配置工具描述位的交换方式。