注： 本节包含来自 J7 器件和电路板设计的各种信息。具体细节仅适用于 J7 电路板设计，但此处提供了 AM62Ax/AM62Px 电路板设计示例。
下列板级提取指导原则适用于任何 EDA 提取工具，而非特定的工具。在完成检验标准模型提取之后，务必立即执行节 3.2至节 3.4中概述的步骤。运行 IBIS 仿真之前，应执行这些步骤来检查设计。
- 对于 DDR 提取，应在 3D-EM 求解器中同时提取电源 (VDDS_DDR/VDDQ) 和信号网。
- 使用宽带模型。建议提取频率范围为直流到至少 6 倍的奈奎斯特频率（例如，对于 LPDDR4-3733，提取模型的频率上限至少为 11.2GHz)。
- 检查电路板堆叠，以获取准确的层厚度和材料特性。
- 建议使用 Djordjevic-Sarkar 模型进行电介质材料定义。
- 对堆叠中所有层的信号布线使用准确的蚀刻剖面和表面粗糙度。
- 如果在提取之前切断电路板布局布线（以减少仿真时间），请在离信号和电源网至少 0.25 英寸的位置定义切断边界。
- 检查过孔焊盘定义。
- 确保信号过孔上非功能性内层焊盘的建模方式与其制造方式相同。
- TI 不建议在信号过孔上使用这些非功能性内层焊盘。
- 使用 Spice/S 参数模型（供应商通常会提供）对系统内的所有无源器件进行建模。
- 请从您的 TI 代表处获取 AM62Ax/AM62Px 的 SoC 封装模型。