ZHCACF8 march   2023 TMS320F2800132 , TMS320F2800133 , TMS320F2800135 , TMS320F2800137 , TMS320F2800152-Q1 , TMS320F2800153-Q1 , TMS320F2800154-Q1 , TMS320F2800155 , TMS320F2800155-Q1 , TMS320F2800156-Q1 , TMS320F2800157 , TMS320F2800157-Q1 , TMS320F280021 , TMS320F280021-Q1 , TMS320F280023 , TMS320F280023-Q1 , TMS320F280023C , TMS320F280025 , TMS320F280025-Q1 , TMS320F280025C , TMS320F280025C-Q1 , TMS320F280033 , TMS320F280034 , TMS320F280034-Q1 , TMS320F280036-Q1 , TMS320F280036C-Q1 , TMS320F280037 , TMS320F280037-Q1 , TMS320F280037C , TMS320F280037C-Q1 , TMS320F280038-Q1 , TMS320F280038C-Q1 , TMS320F280039 , TMS320F280039-Q1 , TMS320F280039C , TMS320F280039C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1 , TMS320F28075 , TMS320F28075-Q1 , TMS320F28076 , TMS320F28374D , TMS320F28374S , TMS320F28375D , TMS320F28375S , TMS320F28375S-Q1 , TMS320F28376D , TMS320F28376S , TMS320F28377D , TMS320F28377D-EP , TMS320F28377D-Q1 , TMS320F28377S , TMS320F28377S-Q1 , TMS320F28378D , TMS320F28378S , TMS320F28379D , TMS320F28379D-Q1 , TMS320F28379S , TMS320F28384D , TMS320F28384D-Q1 , TMS320F28384S , TMS320F28384S-Q1 , TMS320F28386D , TMS320F28386D-Q1 , TMS320F28386S , TMS320F28386S-Q1 , TMS320F28388D , TMS320F28388S , TMS320F28P650DH , TMS320F28P650DK , TMS320F28P650SH , TMS320F28P650SK , TMS320F28P659DH-Q1 , TMS320F28P659DK-Q1 , TMS320F28P659SH-Q1

 

  1.   摘要
  2.   商标
  3. 1引言
    1. 1.1 ADC 输入建立的机制
    2. 1.2 建立不适当的症状
      1. 1.2.1 失真
      2. 1.2.2 存储器串扰
      3. 1.2.3 精度
      4. 1.2.4 C2000 ADC 架构
    3. 1.3 资源
      1. 1.3.1 TINA-TI 基于 SPICE 的模拟仿真程序
      2. 1.3.2 PSpice for TI 设计和仿真工具
      3. 1.3.3 TI 高精度实验室 - SAR ADC 输入驱动器设计系列
      4. 1.3.4 模拟工程师计算器
      5. 1.3.5 相关应用报告
      6. 1.3.6 PSpice for TI ADC 输入模型
  4. 2输入建立设计步骤
    1. 2.1 选择 ADC
    2. 2.2 查找最小运算放大器带宽和 RC 滤波器范围
      1. 2.2.1 选择类型
      2. 2.2.2 分辨率
      3. 2.2.3 Csh
      4. 2.2.4 满量程范围
      5. 2.2.5 采集时间
      6. 2.2.6 输出
      7. 2.2.7 计算器背后的数学原理
    3. 2.3 选择运算放大器
    4. 2.4 验证运算放大器模型
    5. 2.5 构建 ADC 输入模型
      1. 2.5.1 Vin
      2. 2.5.2 Voa、Voa_SS 和 Verror
      3. 2.5.3 Rs、Cs 和 Vcont
      4. 2.5.4 Ch、Ron 和 Cp
      5. 2.5.5 S+H 开关、放电开关、tacq 和 tdis
    6. 2.6 通过仿真优化 RC 滤波器值
    7. 2.7 执行最终仿真
    8. 2.8 输入设计工作表
  5. 3电路设计示例
    1. 3.1  选择 ADC
    2. 3.2  查找最小运算放大器带宽和 RC 滤波器范围
    3. 3.3  验证运算放大器模型
    4. 3.4  构建 ADC 输入模型
    5. 3.5  用于确定 Voa_ss 的偏置点分析
    6. 3.6  确定 Voa_ss 的瞬态分析
    7. 3.7  执行初始瞬态分析
    8. 3.8  优化 RC 滤波器值的迭代方法
    9. 3.9  执行最终瞬态分析
    10. 3.10 执行最终瞬态分析
    11. 3.11 进一步改进
    12. 3.12 进一步仿真
    13. 3.13 已完成的工作表
  6. 4使用现有电路或额外限制
    1. 4.1 现有电路
      1. 4.1.1 电荷共享的简要概述
      2. 4.1.2 电荷共享示例
      3. 4.1.3 用于电荷共享的其他资源
    2. 4.2 预选运算放大器
      1. 4.2.1 预选运算放大器示例
    3. 4.3 预选 Rs 和 Cs 值
      1. 4.3.1 ADC 采集时间分析解决方案
      2. 4.3.2 ADC 采集时间分析解决方案示例
  7. 5总结
  8. 6参考文献

执行最终瞬态分析

作为节 3.8中介绍的迭代方法的替代方法,性能分析工具可用于更好地选择 Rs 的理想值。通过将性能分析工具应用于图 3-12 中显示的初始扫描结果,可以将建立误差表示为 Rs 值的函数。要启动性能分析工具,请使用 PSpice for TI 仿真窗口左上角的菜单转到“Trace”➔“Performance Analysis...”。性能分析工具如图 3-15 所示。

GUID-F8BA8CC5-6F9F-4437-8F09-2B5C384BFCA6-low.jpg图 3-15 F280049 性能分析示例

使用“Wizard”创建性能分析迹线。当系统提示您选择测量值时,请选择“YatX”,如图 3-16 所示。当系统提示您完成测量表达式时,请输入 V(Vch, Voa_ss) 作为要搜索的迹线的名称,输入 3.12µs 作为测量 Y 值的 X 值,如图 3-17 所示。请注意,该测量表达式测量 Verror 迹线在 3.12µs 处的 Y 值,3.12µs 恰好在采集窗口结束后。因此,该测量表达式测量建立误差。

GUID-D9CF9BFD-8FB0-44AE-A699-6C1A9D14B2ED-low.jpg图 3-16 F280049 性能分析向导示例 - 第 2 步,共 4 步
GUID-BCE7EDF0-D313-48E5-B8D8-5D42C0E254A7-low.jpg图 3-17 F280049 性能分析向导示例 - 第 3 步,共 4 步

使用“Wizard”完成操作后,系统将显示作为 Rs 值函数的建立误差性能分析迹线,如图 3-18 所示。请注意,建立误差标度已调整为显示 -2mV 至 +2mV 的范围。通过双击垂直轴并修改“Data Range”,可以根据需要进一步调整建立误差标度。

GUID-C8E81559-628E-4AB1-B715-BD659E5EDAA9-low.jpg图 3-18 F280049 性能分析迹线示例

查看性能分析迹线可以发现,当 Rs 值约为 26Ω 时,建立误差约为零,而当 Rs 值约为 44Ω 时,建立误差再次约为零。但是,图 3-12 表明,相比较大 Rs 值,较小 Rs 值往往会导致较大的 Verror 振荡。较大的 Verror 振荡并不理想,因为采集窗口持续时间的微小变化会导致建立误差发生较大变化。此外,Rs 值接近 26Ω 时的性能分析迹线斜率比 Rs 值接近 44Ω 时的性能分析迹线斜率更陡。较陡的性能分析迹线斜率并不可取,因为 Rs 值的微小变化会导致建立误差的较大变化。因此,约为 26Ω 的 Rs 值被忽略,取而代之的是约为 44Ω 的 Rs 值。

根据性能分析迹线,介于 24Ω 和 56Ω(含)之间的任何 Rs 值都将实现充分建立。因此,可以从 24Ω 至 56Ω(含)范围内的一组标准电阻值中选择 Rs 的最终值,优先选择接近 44Ω 的标准电阻值。Rs 的理想值是该范围内可提供最小建立误差的标准电阻值。根据性能分析迹线,该范围内提供最小建立误差的 5% 标准电阻值为 43Ω。因此,选择 Rs 的最终值作为理想值,即 43Ω。