1 引言

在驱动 ADC 输入时，实现良好的建立性能至关重要。如果未能在 ADC 驱动电路中实现必要的建立性能，则会导致 ADC 转换结果中出现失真和存储器串扰。有关尽可能减小与 ADC 输入建立相关的误差重要性的深入讨论，请参阅AppendixA。用于驱动 ADC 通道的信号调节电路在要求和实现方面可能有很大差异，具体取决于特定通道的应用要求以及 ADC 输入和采样特性。

当在高速 ADC 中以接近最大采样率对高带宽信号进行采样时，需要使用性能非常高的驱动电路。该电路通常由一个高速、低噪声运算放大器级构成，该运算放大器级具有为实现最小建立时间而优化的无源器件值（低电阻器和电容器值）。这些高性能驱动级电路适用于驱动大多数输入信号，但需要高带宽运算放大器，这会增加元件成本并且可能占用大量印刷电路板面积。此外，如果需要显著的低通滤波效果（很多时候希望限制转换结果中的噪声），则可能需要基于有源运算放大器的额外滤波器级，这会增加成本和面积。

在某些情况下，通过使用放置在 ADC 输入端的大型“电荷共享”电容器，可以将具有足够低采样率的信号直接连接到 ADC 输入通道。该方法具有简单、成本低的优点并可实现低通滤波，有时还可以减小与 ADC 采集相关的采样延迟。特别是，实时控制应用往往使用 ADC 在突发转换中扫描多个多路复用通道。这些周期性突发使每个通道上的采样率远低于 ADC 的最大采样率，这有时可以实现电荷共享输入设计的必要条件。

本应用报告解释了电荷共享输入用于实现快速建立的机制，并将提供设计电荷共享 ADC 驱动电路的方法。此外，还将提供仿真方法来验证电路建立行为是否正常。