以上各节介绍了如何构建电荷共享电路以替代基于高速运算放大器的 ADC 驱动电路。这么做的原因可能有多种：

• 低延迟

  电荷共享设计始终可以使用最短的 S+H 时间。如果应用目标是减少 ADC 触发和 ADC 采样完成之间的延迟，则使用较短的 S+H 时间可能是有利的。通过基于高速运算放大器的设计实现相同的建立时间可能需要极高的运算放大器带宽。

• 低成本

  电荷共享设计有时可能会完全消除设计中的运算放大器通道。如果通道采样率足够慢，则可以使用电荷共享设计直接连接到具有大输出阻抗的传感器。这还包括直接连接到一个分压器，该分压器具有较大的等效输出阻抗，以便尽可能地降低静态电流消耗。

• 低通滤波

  高速运算放大器设计通常无法在驱动级提供显著的低通滤波（包括抗混叠滤波），因为需要将 R 和 C 元件值保持在非常低的水平以确保快速建立。在这些设计中，如果需要显著的低通滤波，则在 ADC 驱动级之前构建一个单独的滤波级。相比之下，由于满足电荷共享标准需要大的源电容值，电荷共享输入设计很多时候还可以提供显著的低通滤波。