请参阅 AM62x DDR 电路板设计和布局布线指南。本指南旨在简化 DDR4 或 LPDDR4 实现。从要求中捕获了一组布局（放置和布线）指南，使电路板设计人员能够针对处理器支持的拓扑成功实施稳健的设计。仅针对使用 DDR4 或 LPDDR4 存储器且遵循相关指南的电路板设计提供可能需要的任何后续设计支持。

DDR4 或 LPDDR4 信号的目标阻抗为 40Ω（单端）和 80Ω（差分）。

对于传播延迟，DDR4 或 LPDDR4 需要考虑的延迟是与电路板上布线相关的延迟。

如果需要封装级传播延迟，请联系当地 TI 销售代表。

请参阅 AM62x DDR 电路板设计和布局布线指南，了解 DDR4 数据速率、器件位宽、器件数和 LPDDR4 数、通道宽度、通道数、芯片、列数等信息。还包括位交换指南。

强烈建议在电路板原理图设计和布局阶段执行信号完整性仿真。