2 交错架构

图 2-1 突出显示了包含直流偏移校正功能的器件内的相关区域。每个通道中的四个内部交错式 ADC 内核以高达 250MSPS 的速率进行采样，从而产生高达 1GSPS 的输出数据流（或 500MHz 的奈奎斯特带宽）。

第一个流水线级中的放大器会增加内核之间的直流偏移不匹配，并产生更高的交错杂散。DC 处的杂散由四个内核的平均偏移引起。为了减少内核之间的不匹配，每个交错式 ADC 内核都有一个单独的直流偏移校正块，旨在将内核偏移量设置为中间代码值。然后将来自每个内核的校正数据合并到交错引擎块中。

图 2-1 功能方框图