1 引言

高速 ADC 在现代高度集成的数字系统中发挥着至关重要的作用；但是，这些 ADC 容易引入一系列误差，这会显著影响采样信号的精度。这些误差包括增益误差、失调电压误差和线性偏差，它们会导致所获得的数据失真。幸运的是，校准可以有效地减少这些误差并提高 ADC 的性能，使其更接近预期行为。

校准已成为现代 ADC 设计的一个重要方面，这是由更先进工艺节点（例如 0.18μm 或更小）的普及推动的。这些工艺节点允许在 ADC 架构内进行额外的数字特性集成。通过引入串行寄存器来启用或禁用特定功能，数字修整的概念已成为传统上激光修整器件偏置电流方法的替代方案，从而提高了 INL 和线性度。

回想过去，当内部 ADC 偏置电流的激光修整成为标准时，ADC 的 ADC 性能固定为对其进行修整的最高速度或采样率。与此预期采样率的任何偏差都会导致性能下降。这种限制促使 ADC 器件系列中的器件具有多个速度等级，以满足不同的采样率要求。

随着技术进一步向前推进并达到 65nm 及以下，数据转换器上的数字特性空间已显著增加，从而能够整合更多的数字元件和功能。这种扩展为实时校准打开了一扇新的大门，并允许对 ADC 进行动态修整。

实时校准已成为在各种采样率和输入频率下对 ADC 性能进行线性化处理的标准方法。这些校准方法为系统设计人员提供了灵活性，允许在其特定应用中实现定制的 ADC 性能。通过提供超高灵活性，校准使系统设计人员能够实现卓越性能，而不受采样率或输入频率变化的影响（与激光修整相比，这是一项重大进步）。因此，同一个 ADC 可在许多不同应用中提供出色的性能，从而实现可重新配置的系统。