前台校准（也称为实时校准）类似于节 3.1中的一次性校准，但是，前台校准是在器件主动发送数据时进行，而不是在传输有效数据之前进行。在校准期间，下游处理器或 FPGA 上产生的数据可能会失真，并且并不总是与输入信号类似。前台校准要求下游处理器或 FPGA 通过实时监控转换器的性能来确定何时需要校准。如果是 ADC32RF55 的前台校准，则会在后台连续校准额外的 ADC 内核（额外内核的具体数量取决于模式），并且在进行前台校准时，未校准的 ADC 内核会与其中一个已校准的 ADC 内核交换。因此，可以丢弃单个样本，如图 3-3 所示。前台校准通常可以使用 SPI 接口或通过通用硬件输入 (GPIO) 触发。

图 3-3 前台校准期间的 ADC32RF55 输出代码