ZHCACS1 june   2023 DRA829J , DRA829J-Q1 , DRA829V , DRA829V-Q1 , TDA4VM , TDA4VM-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 TDA4VM 上不同类型的存储器
  5. 2存储器概述和预期用途
    1. 2.1 PSROM
      1. 2.1.1 典型使用案例
    2. 2.2 PSRAM
      1. 2.2.1 典型使用案例
    3. 2.3 MSMC RAM
      1. 2.3.1 典型使用案例
      2. 2.3.2 相关链接
    4. 2.4 MSRAM
      1. 2.4.1 典型使用案例
    5. 2.5 ARM Cortex A72 子系统
      1. 2.5.1 L1/L2 高速缓存内存
      2. 2.5.2 L3 存储器
      3. 2.5.3 相关链接
    6. 2.6 ARM Cortex R5F 子系统
      1. 2.6.1 L1 存储器系统
      2. 2.6.2 高速缓存
      3. 2.6.3 紧耦合存储器 (TCM)
      4. 2.6.4 典型用例
      5. 2.6.5 相关链接
    7. 2.7 TI 的 C6x 子系统
      1. 2.7.1 存储器布局
      2. 2.7.2 相关链接
    8. 2.8 TI 的 C7x 子系统
      1. 2.8.1 存储器布局
      2. 2.8.2 相关链接
    9. 2.9 DDR 子系统
      1. 2.9.1 相关链接
  6. 3性能数据
    1. 3.1 SDK 数据表
    2. 3.2 存储器访问延迟
  7. 4使用不同存储器时的软件注意事项
    1. 4.1 如何修改 RTOS 固件的存储器映射
    2. 4.2 RTOS 内核和 HLOS 之间的 DDR 共享
    3. 4.3 引导加载程序使用的 MCU 片上 RAM
    4. 4.4 MSMC RAM 默认 SDK 使用情况
      1. 4.4.1 MSMC RAM 保留的段
      2. 4.4.2 MSMC RAM 配置为高速缓存和 SRAM
    5. 4.5 从 MCU R5F 中使用 ATCM
    6. 4.6 使用 DDR 从 R5F 执行代码
  8. 5总结

引导加载程序使用的 MCU 片上 RAM

MCU_MSRAM 或 OCMC 由引导加载程序 SPL/SBL 使用,因此对应用程序使用的 MCU_MSRAM 或 OCMC 有一些限制。

有关更多信息,请参阅此处的开发人员手册以了解 OCMC 的用法。表 4-1 显示了这些详细信息。

表 4-1 使用 MCU 片上 RAM 的存储器映射注意事项
地址 容量 用途 持久性
0x41C00000 512KB 保持 SPL/SBL 图像 仅在 SPL/SBL 执行期间。跳转到 MCU1_0 应用后即可声明。
0x41C80000 8KB 保持 SPL/SBL 和 SCISERVER APP 之间传递的电路板配置。 MCU R5F 应用在 MCU R5F 上执行 Sciclient_init() 后即可声明。
0x41C82000 502 KB MCU 片上 RAM 上的可加载应用程序(包括 SCISERVER APP) 在整个 MCU R5F 应用程序执行过程中。
0x41CFFB00 约为 1.2KB ROM 组合图像格式中使用的公共标头。 MCU R5F 应用在 MCU R5F 上执行 Sciclient_init() 后即可声明。