ZHCACS1 june   2023 DRA829J , DRA829J-Q1 , DRA829V , DRA829V-Q1 , TDA4VM , TDA4VM-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 TDA4VM 上不同类型的存储器
  5. 2存储器概述和预期用途
    1. 2.1 PSROM
      1. 2.1.1 典型使用案例
    2. 2.2 PSRAM
      1. 2.2.1 典型使用案例
    3. 2.3 MSMC RAM
      1. 2.3.1 典型使用案例
      2. 2.3.2 相关链接
    4. 2.4 MSRAM
      1. 2.4.1 典型使用案例
    5. 2.5 ARM Cortex A72 子系统
      1. 2.5.1 L1/L2 高速缓存内存
      2. 2.5.2 L3 存储器
      3. 2.5.3 相关链接
    6. 2.6 ARM Cortex R5F 子系统
      1. 2.6.1 L1 存储器系统
      2. 2.6.2 高速缓存
      3. 2.6.3 紧耦合存储器 (TCM)
      4. 2.6.4 典型用例
      5. 2.6.5 相关链接
    7. 2.7 TI 的 C6x 子系统
      1. 2.7.1 存储器布局
      2. 2.7.2 相关链接
    8. 2.8 TI 的 C7x 子系统
      1. 2.8.1 存储器布局
      2. 2.8.2 相关链接
    9. 2.9 DDR 子系统
      1. 2.9.1 相关链接
  6. 3性能数据
    1. 3.1 SDK 数据表
    2. 3.2 存储器访问延迟
  7. 4使用不同存储器时的软件注意事项
    1. 4.1 如何修改 RTOS 固件的存储器映射
    2. 4.2 RTOS 内核和 HLOS 之间的 DDR 共享
    3. 4.3 引导加载程序使用的 MCU 片上 RAM
    4. 4.4 MSMC RAM 默认 SDK 使用情况
      1. 4.4.1 MSMC RAM 保留的段
      2. 4.4.2 MSMC RAM 配置为高速缓存和 SRAM
    5. 4.5 从 MCU R5F 中使用 ATCM
    6. 4.6 使用 DDR 从 R5F 执行代码
  8. 5总结

RTOS 内核和 HLOS 之间的 DDR 共享

DDR 是系统中所有内核(R5F、M3、C6x、C7x、A72)之间的共享资源,需要进行分区以供不同内核使用。

DDR 使用情况:

  • 不同内核固件的代码/数据
  • 用于满足其动态存储器要求的 HLOS
  • 内核之间的 IPC

要了解 vision_apps + Linux/QNX 用例的系统存储器映射,请参阅开发人员手册。系统生成的存储器映射也可以在以下路径的自动生成文件中看到:vision_apps/platform/j721e/rtos/system_memory_map.html

用于 RTOS 固件的 DDR 存储器范围彼此不应重叠,并且还应该在 HLOS 侧保留。

  • 在 Linux 系统中,可以使用器件树“reserved_memory”节点。请查看此处的示例。
  • 如果使用 QNX,可以在此处查看有关对系统存储器映射进行更新的说明文件。

如果用于 MAIN R5F 的 DDR 区域(假设)未从 HLOS 中保留,则 HLOS 可能会使用该空间,从而导致存储器损坏,因为 MAIN R5F 软件在运行时会认为该 DDR 存储器范围仅供其使用。