ZHCACT4 june   2023 AM2431 , AM2432 , AM2434 , AM2631 , AM2631-Q1 , AM2632 , AM2632-Q1 , AM2634 , AM2634-Q1 , AM263P4 , AM263P4-Q1 , AM3351 , AM3352 , AM3354 , AM3356 , AM3357 , AM3358 , AM3358-EP , AM3359 , AM4372 , AM4376 , AM4377 , AM4378 , AM4379 , AM5706 , AM5708 , AM5716 , AM5718 , AM5718-HIREL , AM5726 , AM5728 , AM5729 , AM5746 , AM5748 , AM5749 , AM6411 , AM6412 , AM6421 , AM6422 , AM6441 , AM6442 , AM6526 , AM6528 , AM6546 , AM6548

 

  1.   1
  2.   摘要
  3.   商标
  4. 18b-10b 线路编码简介
  5. 2用于数据发送和接收的 PRU 实现
    1. 2.1 编码和解码数据
    2. 2.2 PRU 模块接口和 GPIO 模式
    3. 2.3 用于通信的 PRU GPIO 移出和移入模式
    4. 2.4 用于通信的三通道外设接口
    5. 2.5 LVDS 和 M-LVDS 接口
  6. 3具有 CRC 模块和开销优化的系统解决方案
    1. 3.1 PRU CRC16/32 模块
    2. 3.2 编码和解码开销优化
  7. 4验证
  8. 5总结
  9. 6参考文献

编码和解码开销优化

正如前面章节中描述的 8b-10b 编码方法所述,8 位数据生成 10 位编码数据,并存储在 REG_ENC 寄存器的 2 个字节中,这在字节 2 中留下了 6 个未使用的位。发送缓冲区为 16 位宽度,以便数据可以组合并连续发送以减少开销。图 3-3 显示了用于发送编码数据的优化方法:

GUID-20230614-SS0I-JW7Z-J2LN-SQBNDSSPPHQC-low.svg图 3-3 用于发送编码数据的优化方法

一种发送周期模式是具有 8 次编码处理的 80 位编码数据宽度(64 位原始数据宽度)。

图 3-4 显示了接收解码数据的优化过程,这个过程与发送编码数据的方法类似:

GUID-20230614-SS0I-DPMQ-RSJK-73VVW4T1SCWV-low.svg图 3-4 接收解码数据的优化方法

一个接收周期模式是具有 8 次解码处理的 80 位解码数据宽度。

原始帧模式可以是具有 16 位前导码、32 位数据字和 16 位 CRC 数据的 64 位宽度。为了提高效率,RTU_PRU0 和 RTU_PRU1 辅助内核可用于并行编码、解码和 CRC16 工作负载。图 3-5 显示了一个同时包含 PRU 和 RTU 内核的方框图。

GUID-20230606-SS0I-QGFP-WLGK-H1ZMPMFHJQ7D-low.svg图 3-5 具有 PRU 和 RTU 内核的系统方框图