ZHCACV2 july   2023

 

  1.   1
  2.   摘要
  3.   商标
  4. 1引言
  5. 2硬件要求
    1. 2.1 所需的硬件和测试仪器
    2. 2.2 设计中使用的微控制器资源
    3. 2.3 TIDA-01606 REV-6 的硬件更改
    4. 2.4 TMDSCNCD263 controlCARD™ 更改
  6. 3软件
    1. 3.1 固件入门
      1. 3.1.1 打开 Code Composer Studio 工程
      2. 3.1.2 软件架构
      3. 3.1.3 工程文件夹结构
    2. 3.2 SysConfig 设置
      1. 3.2.1  EPWM 配置
      2. 3.2.2  EPWM 事件触发中断
      3. 3.2.3  计时器配置
      4. 3.2.4  SDFM 配置
      5. 3.2.5  ADC 配置
      6. 3.2.6  CMPSS 配置
      7. 3.2.7  EPWM XBAR 配置
      8. 3.2.8  ECAP 配置
      9. 3.2.9  输出 XBAR 配置
      10. 3.2.10 输入 XBAR 配置
    3. 3.3 中断和实验结构
      1. 3.3.1 ISR1
      2. 3.3.2 ISR1 - 实验 3
      3. 3.3.3 ISR2
    4. 3.4 保护方案
    5. 3.5 CPU 负载
    6. 3.6 构建、加载和调试固件
  7. 4实施优化
  8. 5测试和结果
    1. 5.1 实验 1
    2. 5.2 测试逆变器运行情况
      1. 5.2.1 实验 2 和实验 3
      2. 5.2.2 实验 3 性能
      3. 5.2.3 逆变器中断基准测试
      4. 5.2.4 实验 4
    3. 5.3 测试 PFC 运行情况
      1. 5.3.1 实验 5
        1. 5.3.1.1 Memory Browser - 持续刷新
      2. 5.3.2 实验 6
      3. 5.3.3 实验 7
      4. 5.3.4 实验 7 中的 PFC 运行测试结果
      5. 5.3.5 PFC 中断基准测试
  9. 6参考文献

CPU 负载

当内核 R50_0 以 400MHz 运行时,实验 3 的主控制 ISR 需要大约 2.5μs 的时间来执行。此实验 3 每 20μs 执行一次。这会占用大约 12.5% 的 CPU 时间。节 5提及了 ISR1 在所有实验中的 CPU 负载。