如图 2-2 所示，当 1V RMS 信号通过耦合电容器时，该信号的波动将叠加在 VREF/2 上。

图 2-2 交流耦合输入引脚的电路

图 2-3 AVDD 为 3.3V 时的输入引脚波形

对于 3.3V 电源，VREF/2 为 1.375V。引脚上的 1V_RMS 信号的最高点为 2.8V，低于 3.3V 的 AVDD。不能将大于 AVDD 的信号提供给 ADC 输入，因为这样会损坏输入引脚。

图 2-4 AVDD 为 1.8V 时的输入引脚波形

对于 1.8V 电源，VREF/2 为 0.6875V。引脚上 0.5V_RMS 信号的最高点为 1.4V，低于 1.8V 的 AVDD。