DDR 子系统支持 LPDDR4 或 DDR4 存储器接口。有关数据总线宽度、内联 ECC 支持、速度和最大可寻址范围选择的信息，请参阅器件特定数据表特性 一章的存储器子系统、DDR 子系统 (DDRSS) 部分。

允许的存储器配置为 1 × 16 位或 2 × 8 位。

1 × 8 位存储器配置不是有效配置。

请参阅器件特定数据表的引脚连接要求 部分，了解如何连接 DDRSS 信号（在不使用 DDRSS 时）以及信号的 DDR 设计指南（在使用 LPDDR4 或 DDR4 时）。

有关更多详细信息，请参阅器件特定 TRM 中存储器控制器 一章的 DDR 子系统 (DDRSS) 部分。

有关 DDR4 或 LPDDR4 存储器接口的更多信息，请参阅 [常见问题解答] AM625/AM623/AM62A/AM62P/AM64x/AM243x 定制电路板硬件设计的设计建议/常见错误 – DDR4/LPDDR4 存储器接口。