ZHCACX0B December   2022  – September 2024 AM2431 , AM2432 , AM2434 , AM6411 , AM6412 , AM6421 , AM6422 , AM6441 , AM6442

 

  1.   1
  2.   摘要
  3.   商标
  4. 引言
    1. 1.1 开始定制电路板设计之前的准备工作
    2. 1.2 处理器选择
      1. 1.2.1 紧耦合存储器 (TCM) 的可用性
    3. 1.3 技术文档
      1. 1.3.1 更新的 EVM 或 SK 原理图(添加了设计、审核和 CAD 注解)
      2. 1.3.2 支持定制电路板设计的常见问题解答
    4. 1.4 设计文档
  5. 方框图
    1. 2.1 创建方框图
    2. 2.2 配置引导模式
    3. 2.3 确认 PinMux(PinMux 配置)
  6. 电源
    1. 3.1 电源架构
      1. 3.1.1 集成电源
      2. 3.1.2 分立式电源
    2. 3.2 电源轨
      1. 3.2.1 内核电源
      2. 3.2.2 外设电源
      3. 3.2.3 动态切换双电压 IO 电源 LDO
      4. 3.2.4 IO 组(处理器)的内部 LDO
      5. 3.2.5 双电压 IO(用于处理器 IO 组)
      6. 3.2.6 VPP(电子保险丝 ROM 编程)电源
    3. 3.3 确定电路板电源要求
    4. 3.4 电源滤波器
    5. 3.5 电源去耦和大容量电容
      1. 3.5.1 PDN 目标阻抗说明
    6. 3.6 电源时序控制
    7. 3.7 电源诊断
    8. 3.8 电源监控
  7. 处理器时钟
    1. 4.1 未使用的时钟输入
    2. 4.2 处理器外部时钟源
      1. 4.2.1 LVCMOS 数字时钟源
      2. 4.2.2 晶体选型
    3. 4.3 处理器时钟输出
  8. JTAG(联合测试行动组)
    1. 5.1 JTAG 和仿真
      1. 5.1.1 JTAG 和仿真的配置
        1. 5.1.1.1 AM64x
        2. 5.1.1.2 AM243x [ALV]
        3. 5.1.1.3 AM243x [ALX]
      2. 5.1.2 JTAG 和仿真的实现
      3. 5.1.3 JTAG 接口信号的连接
  9. 配置(处理器)和初始化(处理器和器件)
    1. 6.1 处理器复位
    2. 6.2 引导模式配置的锁存
    3. 6.3 复位附加器件
    4. 6.4 看门狗计时器
  10. 处理器外设
    1. 7.1 跨域选择外设
    2. 7.2 存储器 (DDRSS)
      1. 7.2.1 处理器 DDR 子系统和器件寄存器配置
      2. 7.2.2 DDRSS 的校准电阻器连接
      3. 7.2.3 附加存储器器件 ZQ 和 Reset_N 连接
    3. 7.3 媒体和数据存储接口
    4. 7.4 以太网接口
      1. 7.4.1 通用平台 3 端口千兆位以太网交换机 (CPSW3G)
      2. 7.4.2 可编程实时单元和工业通信子系统 - 千兆位 (PRU_ICSSG)
    5. 7.5 通用串行总线 (USB) 子系统
    6. 7.6 外围组件快速互连 (PCIe) 子系统
    7. 7.7 通用连接外设
    8. 7.8 模数转换器 (ADC)
      1. 7.8.1 AM64x、AM243x SR2.0 ADC 勘误表的变更摘要
    9. 7.9 处理器电源引脚、未使用外设和 IO 的连接
      1. 7.9.1 外部中断 (EXTINTn)
      2. 7.9.2 预留 (RSVD) 引脚
  11. 处理器 IO(LVCMOS 或开漏或失效防护型 IO 缓冲器)的接口和仿真
    1. 8.1 AM64x
    2. 8.2 AM243x [ALV]
    3. 8.3 AM243x [ALX]
  12. 处理器电流额定值和散热分析
    1. 9.1 功耗估算
    2. 9.2 不同电源轨的最大电流额定值
    3. 9.3 电源模式
    4. 9.4 热设计指南
      1. 9.4.1 AM64x
      2. 9.4.2 AM243x [ALV]
      3. 9.4.3 AM243x [ALX]
      4. 9.4.4 VTM(电压热管理模块)
  13. 10原理图:设计、捕获、录入和审阅
    1. 10.1 选择元件和值
    2. 10.2 原理图设计和捕获
    3. 10.3 原理图审阅
  14. 11布局规划、布局、布线指南、电路板层和仿真
    1. 11.1 PCB 设计迂回布线
    2. 11.2 DDR 布局布线指南
    3. 11.3 高速差分信号布线指南
    4. 11.4 电路板层数和堆叠
      1. 11.4.1 仿真建议
    5. 11.5 运行存储器仿真时应遵循的步骤参考
  15. 12定制电路板组装和测试
    1. 12.1 指南和电路板启动提示
  16. 13器件处理和组装
    1. 13.1 焊接建议
      1. 13.1.1 其他参考内容
  17. 14参考资料
    1. 14.1 AM64x
    2. 14.2 AM243x
    3. 14.3 通用
  18. 15术语
  19. 16修订历史记录

双电压 IO(用于处理器 IO 组)

该处理器系列支持七个双电压 IO 组(VDDSHVx [x = 0..5] 和 VDDSHV_MCU),其中每个 IO 组为一组预定义的 IO 供电。每个 IO 组可单独配置为 3.3V 或 1.8V。此电源为 IO 电源组中的所有预先确定的 IO 供电。连接到这些 IO 组的所有 IO(附加器件)与相应处理器双电压 IO 组(VDDSHVx 电源轨)必须使用相同的电源。

大多数处理器 IO 都没有失效防护功能。有关可用的失效防护 IO 的信息,请参阅器件特定数据表。建议使用与相应处理器相同的电源 – 双电压 IO 组(VDDSHVx 电源轨)– 为附加器件的 IO 供电,以确保系统或电路板不会向未供电的 IO 施加电位。这是保护处理器和附加器件的 IO 所必需的。

有关更多信息,请参阅 [常见问题解答] AM625/AM623 定制电路板硬件设计 – SOC(处理器)和附加器件(失效防护)之间的电源时序。这是通用常见问题解答,也适用于 AM64x 或 AM243x 系列处理器。

以下列表汇总了可用 IO 组信息:

  • VDDSHV0 – 主复位和通用接口 IO 组的双电压 IO 电源
  • VDDSHV1 – PRG0 IO 组的双电压 IO 电源
  • VDDSHV2 – PRG1 IO 组的双电压 IO 电源
  • VDDSHV3 – GPMC0 IO 组的双电压 IO 电源
  • VDDSHV4 – OSPI0 IO 组的双电压 IO 电源
  • VDDSHV5 – MMC1 IO 组的双电压 IO 电源
  • VDDSHV_MCU – MCU 通用 IO 组的双电压 IO 电源