4 如何实施可靠的过零检测

如如何降低图腾柱 PFC 交流过零点处的电流尖峰 中所述，重要的是在过零期间为 Q1~Q4 实施软启动方案，以便降低电流尖峰并改善 THD。在此之前，准确和可靠的交流电压过零检测非常重要。在以下参考设计中：设计指南：TIDM-2008/TIDM-1007 - 使用 C2000™ MCU 的双向交错式 CCM 图腾柱无桥 PFC 参考设计 或设计指南：TIDA-010203 - 采用 C2000 和 GaN 的 4kW 单相图腾柱 PFC 参考设计，使用软件锁相环 (SPLL) 通过电压相位信息来检测过零点。作为一种低通滤波器，SPLL 是一种很好的方法，可以避免因检测电压噪声或尖峰导致的误差。但是，如果实际应用需要支持交流频率的阶跃变化，则由于计算延迟，SPLL 无法提供预期的性能。因此，仍然有必要了解如何使用 ADC 通过纯电压检测电路来实现准确的过零检测。

图 4-1 CMPSS 用于 Vac 检测

如图 4-1 所示，建议启用 CMPSSx 来处理 Vac 检测信号，将 DAC 阈值设置为接近 0。在 CMPSS 的帮助下，一旦交流极性发生变化，就可以在没有任何软件延迟的情况下关闭所有由 ePWM 模块控制的开关。在正常运行期间，当软启动方案开始实施时，它可以在过零点前自然地提供死区时间，如如何降低图腾柱 PFC 交流过零点处的电流尖峰 中所述。

在实际应用中，还添加了整流二极管来绕过浪涌电流。浪涌测试期间的最关键问题是，例如在正周期期间，当反向浪涌能量迫使交流电压极性在短时间内从正变为负时，交流电源会短路，这是因为 Q4 就像在正周期一样保持导通状态，如图 4-2 所示。因此，在启用 CMPSSx 来进行 Vac 检测的情况下，它会关闭 Q4，避免在 55ns 内出现短路情况，从而更大限度地降低功率级损坏的风险。在正常条件下，在过零点期间，当交流电压超过阈值电压时，关闭开关也是出乎意料的行为，不符合预期。此外，当使用非正弦交流电压输入进行测试时，甚至是使用方波交流输入也非常有用。

图 4-2 浪涌测试期间的短路问题