ZHCAD94 October   2023 MSPM0C1104 , MSPM0L1306

 

  1.   1
  2.   摘要
  3.   商标
  4. MSPM0C 硬件设计检查清单
  5. MSPM0C 器件中的电源
    1. 2.1 数字电源
    2. 2.2 模拟电源
    3. 2.3 内置电源和电压基准
    4. 2.4 推荐的电源去耦电路
  6. 复位和电源监控器
    1. 3.1 数字电源
    2. 3.2 电源监控器
      1. 3.2.1 上电复位 (POR) 监测器
      2. 3.2.2 欠压复位 (BOR) 监测器
      3. 3.2.3 电源变化期间的 POR 和 BOR 行为
  7. 时钟系统
    1. 4.1 内部振荡器
      1. 4.1.1 内部低频振荡器 (LFOSC)
      2. 4.1.2 内部系统振荡器 (SYSOSC)
    2. 4.2 外部时钟输入 (xFCLK_IN)
      1. 4.2.1 LFCLK_IN
      2. 4.2.2 HFCLK_IN
    3. 4.3 外部时钟输出 (CLK_OUT)
    4. 4.4 频率时钟计数器 (FCC)
  8. 调试器
    1. 5.1 调试端口引脚和引脚排列
    2. 5.2 使用标准 JTAG 连接器的调试端口连接
      1. 5.2.1 标准 XDS110
      2. 5.2.2 Lite XDS110(MSPM0 LaunchPad™ 套件)
  9. 主要模拟外设
    1. 6.1 ADC 设计注意事项
  10. 主要数字外设
    1. 7.1 计时器资源和设计注意事项
    2. 7.2 UART 和 LIN 资源以及设计注意事项
    3. 7.3 I2C 和 SPI 设计注意事项
  11. GPIO
    1. 8.1 GPIO 输出开关速度和负载电容
    2. 8.2 GPIO 灌电流和拉电流
    3. 8.3 开漏 GPIO 可在没有电平转换器的情况下支持 5V 通信
    4. 8.4 在没有电平转换器的情况下与 1.8V 器件通信
    5. 8.5 未使用引脚连接
  12. 布局指南
    1. 9.1 电源布局
    2. 9.2 接地布局注意事项
      1. 9.2.1 什么是接地噪声?
    3. 9.3 布线、过孔和其他 PCB 元件
    4. 9.4 如何选择电路板层和建议堆叠
  13. 10参考资料

如何选择电路板层和建议堆叠

为了减少高速信号上的反射,必须匹配拉电流、灌电流和传输线路之间的阻抗。信号布线的阻抗取决于其几何形状及其相对于任何参考平面的位置。

针对特定的阻抗要求,差分对之间的布线宽度和间距取决于所选的 PCB 堆叠。由于根据 PCB 技术的类型和成本要求,最小布线宽度和间距存在限制,因此需要选择 PCB 堆叠,来实现所有必需的阻抗。

可使用的最小配置为 2 个堆叠。对于具有多个高速信号且非常密集的 PCB,需要使用 4 层或 6 层电路板。

以下堆叠(请参阅图 9-5)是一个 4 层电路板示例,可用作帮助进行堆叠评估和选择的起点。这些堆叠配置使用靠近电源平面的 GND 平面来增加电容并减小 GND 和电源平面之间的间隙。因此,顶层的高速信号将具有一个实心 GND 参考平面,这有助于减少 EMC 辐射,因为增加层数并为每个 PCB 信号层提供 GND 参考将进一步提高辐射 EMC 性能。

GUID-7AE0DFD3-E138-40E3-9AB5-28033C683D3F-low.png图 9-5 四层 PCB 堆叠示例

如果系统不是很复杂,没有高速信号或一些敏感的模拟信号,那么 2 个堆叠的结构就足够了。