在一个四层 PCB 上，为这个电路设计了一个参考布局，其有效区域为 26mm x 8.4mm。

图 3-3 示例布局的顶部和底部

通过精心的布局设计，将栅极驱动器和比较器放置在 PCB 的另一侧，与 16 引脚智能栅极驱动器相比，可凭借其更小的封装长度实现更小的外形尺寸。相比之下，ISO5451（采用 SOIC 16 封装具有 CMOS 输入的智能栅极驱动器）的一种典型布局在 PCB 上的有效区域为 20.83mm x 12.95mm^[10]，如图 3-4 所示，这比图 3-3 中的 UCC23513 和 AMC23C11 的建议设计增加了约 23.5%。

图 3-4 智能栅极驱动器 ISO5451 的典型布局