ZHCADD9 November 2023 LMK6H
表 5-1 是针对 LMK6H 和 LMKDB1xxx 相位噪声分析的 PCIe 合规性结果汇总,其中展示了器件在第 1 代到第 6 代 PCIe、噪声折叠 0 和 3 以及时钟架构通用时钟 (CC) 和独立基准无展频 (SRNS) 方面的抖动兼容性。
PCIe 抖动规格或时域计算可能具有以下状态之一:
抖动滤波器 | 时钟架构 | 噪声折叠 | 最小 (fs) | 最大 (fs) | 限制 (fs) | 状态 |
---|---|---|---|---|---|---|
PCIe1 | CC | 0 | 0.0 | 1,385 | 86,000 | 通过 |
3 | 0.0 | 1,826 | 86,000 | 通过 | ||
PCIe2 | CC | 0 | 46 | 145 | 3,100 | 通过 |
3 | 57 | 181 | 3,100 | 通过 | ||
SRNS | 0 | 59 | 49 | 不适用 | 不适用 | |
3 | 73 | 60 | 不适用 | 不适用 | ||
PCIe3 | CC | 0 | 15 | 43 | 1,000 | 通过 |
3 | 19 | 54 | 1,000 | 通过 | ||
SRNS | 0 | 18 | 49 | 不适用 | 不适用 | |
3 | 22 | 60 | 不适用 | 不适用 | ||
PCIe4 | CC | 0 | 18 | 43 | 500.0 | 通过 |
3 | 22 | 54 | 500.0 | 通过 | ||
SRNS | 0 | 18 | 49 | 不适用 | 不适用 | |
3 | 22 | 60 | 不适用 | 不适用 | ||
PCIe5 | CC | 0 | 3 | 18 | 150.0 | 通过 |
3 | 4 | 23 | 150.0 | 通过 | ||
SRNS | 0 | 4 | 19 | 不适用 | 不适用 | |
3 | 5 | 24 | 不适用 | 不适用 | ||
PCIe6 | CC | 0 | 4 | 11 | 100.0 | 通过 |
3 | 5 | 14 | 100.0 | 通过 | ||
SRNS | 0 | 5 | 15 | 不适用 | 不适用 | |
3 | 6 | 18 | 不适用 | 不适用 |
表 5-2 是用于 LMK6H 和 LMKDB1xxx 时域分析的 PCIe 合规性摘要,展示了器件的时域合规性。
计算 | 最小值 | 平均值 | 最大值 | 限制 | 状态 |
---|---|---|---|---|---|
Vcross | 277.85 | 291.29 | 304.06 | 250mV 至 550mV | 通过 |
Vhigh | 664.188 | 664.188 | 150mV | 通过 | |
Vlow | 3.625 | 3.625 | -150mV | 通过 | |
周期 | 9.992 | 10.001 | 10.016 | 9.847ns 到 10.203ns | 通过 |
占空比 | 49.957 | 50.064 | 50.217 | 40%至60% | 通过 |
过冲电压 | 42.9 | 56.19 | 300mV | 通过 | |
下冲电压 | -53.95 | -72.38 | -300mV | 通过 | |
上升沿速率 | 3.451 | 3.662 | 3.897 | 0.6V/ns 至 4V/ns | 通过 |
下降沿速率 | 3.374 | 3.579 | 3.809 | 0.6V/ns 至 4V/ns | 通过 |