使用振荡器或时钟缓冲器作为时钟源通常意味着使用的连接是单端信号。这意味着时钟信号 IC 的驱动器和接收器需要在所用端口上具有定义的阻抗。对于振荡器和时钟缓冲器，CMOS 输出的驱动器阻抗通常为 50Ω。考虑到这一点，现在还必须考虑时钟缓冲器或 IC 时钟的接收器电路的阻抗。该输入电路通常是高阻抗电路，这意味着在时钟输入电路处的时钟布线上进行串联端接是确保布线正确端接的好做法。

对于潜在的较长布线时，应为 PCB 定义该布线以确保 PCB 布线的 50Ω 阻抗匹配，这将减少振铃效应。

如果添加额外的端接是合理的，那么实现电路所需的布线长度也会对其产生影响。单端信号的这种端接有一些典型方法，如图 2-16 和图 2-17 所示。

图 2-16 串联端接

图 2-17 并联端接

图 2-18 是一个说明如何使用串联和并联端接将 50Ω 布线端接至高阻抗输入的示例。

图 2-18 具有与 IC 的时钟分配连接的振荡器

这里要记住的另一点是，确保时钟缓冲器的电压电平适合所用 PHY 和 MAC 器件的输入电压电平，还可能需要对缓冲器的电压电平进行分压。这可以通过电容或电阻分压器来实现。在图 2-18 中，将电阻器和电容器放置在 PCB 中，因为它们应该放置在 PCB 中。

此处需要记住的一个主题是，此电路使用的典型值包括以下值：

• R1 和 R3 约为 22Ω 到 47Ω，具体取决于 PCB 设计。
• R2 可约为 22Ω 到 47Ω，具体取决于 PCB 设计。
• 根据 PCB 设计和使用频率，C6 大约为 1pF 至 10pF，由于需要滤波器效应，因此使用 C0G/NP0 类型的电容器非常重要。

然后可以使用 EMI 实验中的测量来细化这些值，以定义理想选择。