米6体育平台手机版

ZHCADE7 November 2023 CDCE6214 , CDCE6214-Q1 , CDCE6214Q1TM , LMK00301 , LMK00304 , LMK00306 , LMK00308 , LMK00334 , LMK00334-Q1 , LMK00338 , LMK03318 , LMK03328 , LMK3H0102 , LMK6C , LMK6H , LMKDB1104 , LMKDB1108 , LMKDB1120 , LMKDB1202 , LMKDB1204

4.3 PCIe 时域要求

除了 REFCLK 的抖动要求外，对各种时域参数也有限制。表 4-2 对这些限制进行了总结。这些限制不依赖于 PCIe 版本或时钟架构。

表 4-2 PCIe 时域参数

参数	PCIe 限制
V_Cross	250mV 至 550mV
V_High	最低 +150mV
V_Low	最高 –150mV
\|V_Ringback\|^⁽¹⁾	最低 100mV
周期	9.847ns 到 10.203ns
占空比	40%至60%
V_Overshoot	+300mV
V_Undershoot	-300mV
上升沿速率	0.6V/ns 至 4V/ns
下降沿速率	0.6V/ns 至 4V/ns

(1) PCIe V_Ringback 和 Intel® V_Ringback 的测量方法不同。Intel^® 将其定义为在电压稳定在 V_Low 或 V_High 电平之前，发生下冲或过冲 (±200mV) 后允许达到的单端电压电平，但测量时使用的是 V_Low 和 V_High，而不是 GND

除非另有说明，否则使用差分波形测量表 4-2 中的参数，差分波形通常是高带宽示波器的数学通道，配置用于在两个单端波形之间进行减法。PCIe REFCLK 分析工具（如米6体育平台手机版_好二三四 (TI) PCIe 参考时钟分析工具）使用单个波形并执行此计算。表 4-3 介绍了表 4-2 中的参数。

表 4-3 PCIe 参数说明

参数	说明
V_Cross	当 +REFCLK 和 -REFCLK 输出相对于系统 GND 相等时的单端电压，在 + 输出的上升沿测量，如在交流负载中测量
V_High	高电平电压，在交流负载中测量
V_Low	低电平电压，在交流负载中测量
V_Ringback	在交流负载中测量时，发生下冲或过冲后，电压稳定在 V_Low 或 V_High 电平之前，从 GND 测量允许达到的电压电平
周期	完整时钟周期的时间，在时钟上升沿之间测量，包括抖动和 SSC
占空比	时钟保持高电平的时间相对于整个时钟周期的百分比
V_Overshoot	在交流负载中测量的时钟上升沿电压过冲
V_Undershoot	在交流负载中测量的时钟下降沿电压下冲
上升沿速率	在交流负载中测量的时钟上升沿从 -150mV 过渡到 +150mV 的速率
下降沿速率	在交流负载中测量的时钟上升沿从 +150mV 过渡到 -150mV 的速率

当输出端接不当，导致反射时，V_Overshoot、V_Undershoot 和 V_Ringback 可能会违反 PCIe 规范匹配 REFCLK 源和接收器指定的阻抗对于更大限度地减少反射至关重要。有关正确端接 REFCLK 的指导，请参阅差分和单端信号的端接指南。