图 3-4 展示了典型的通用时钟架构设置及数据传输路径。发送器由 TX PLL 和 TX Latch 组成，接收器由 RX PLL、RX 时钟数据恢复 (CDR) 和 RX 锁存器组成。将 REFCLK 提供给发送器和接收器，但接收器处的抖动受到两个 PCIe 器件的 PLL、接收器的 CDR，以及 REFCLK 通过两条路径传输到 RX 锁存器之间的延迟的影响。

方程式 5 展示了 REFCLK 在 RX 锁存器处的影响的总体传递函数。阻尼因子 ζ 和频率 f 的值由 PCIe 标准根据版本设置。TX 和 RX 的 PLL 用作二阶低通滤波器。在 PCIe 第 4 代之前，CDR 充当一阶高通滤波器。对于 PCIe 第 5 代和 PCIe 第 6 代，CDR 充当二阶高通滤波器。

图 3-4 REFCLK 通用时钟分配

对于 PCIe 第 5 代和 PCIe 第 6 代，CDR 的定义不同。对于这些版本，CDR 由二阶高通滤波器表示。方程式 6 是该滤波器的公式。

对于 PCIe 第 5 代，ω₀ = 20 × 10⁶ × 2π，ω₁ =1.1 × 10⁶ × 2π，ω_LF = 160 × 10³ × 2π

对于 PCIe 第 6 代，ω₀ = 10 × 10⁶ × 2π，ω₁ =3.88 × 10⁶ × 2π，ω_LF = 87 × 10³ × 2π

图 3-5 PCIe 带宽可视化

图 3-5 是 PCIe 第 6 代系统带宽的可视化表示。表 3-2 提供了第 6 代 PCIe 抖动滤波器特性。有 16 种可能的抖动滤波器组合。PCIe 标准列出了每一版本的完整抖动滤波器特性。各个版本的 ω 和 ζ 的值不同。