米6体育平台手机版

ZHCADI8 December 2023 DP83822H , DP83822HF , DP83822I , DP83822IF , DP83826I

2.2 验证 PHY 是否成功上电

在使用上一节中的原理图检查清单验证原理图后，为了开始测试 PHY 应用可能存在的任何其他问题，必须首先成功为 PHY 加电才能执行任何其他调试过程。探测 PHY 的电压轨以确保电压处于 PHY 电源电压规格中定义的限制范围内。验证上电电压参数时序是否在时序要求、上电时序和上电时序中定义的限制范围内。

表 2-1 PHY 电源电压规格

	说明	最小值	典型值	最大值	单位
VDDIO	电源电压 1/O = 1.8V	1.71	1.8	1.89	V
	电源电压 I/O = 2.5V	2.375	2.5	2.625
	电源电压 I/O = 3.3V	3.15	3.3	3.45
AVD	电源电压模拟 = 3.3V	3.15	3.3	3.45	V
AVD	电源电压模拟 = 1.8V	1.71	1.8	1.89	V
中心抽头 (CT)	电源电压中心抽头 = 3.3V	3.15	3.3	3.45	V
中心抽头 (CT)	电源电压模拟 = 1.8V	1.71	1.8	1.89	V

表 2-2 时序要求，上电时序

参数		测试条件	最小值	典型值	最大值	单位
T1	VDDIO（数字电源）斜坡后的 AVD（模拟电源）斜坡延迟。在电源斜坡之前，AVD 和 VDDIO 电位不得超过 0.3V。	从电压斜坡开始的时间	–100		100	ms
	VDDIO 斜坡时间				100	ms
	AVD 斜坡时间				100	ms
T2	MDC 前导码之前的上电后稳定时间，用于访问寄存器。在这最长等待时间之后的任何时间进入的 MDC 前导码都有效。	MDIO 被拉至高电平，用于 32 位串行管理初始化			200	ms
T3	上电所需的硬件配置锁存时间				200	ms
T4	硬件配置引脚转换为输出驱动器			64		ns
T5	上电后的快速链路脉冲传输延迟			1.5		s

图 2-1 上电时序

注：

如果 DP83822 存在链路建立问题，并且 VDDA 在 3.3V 下运行，请检查寄存器 0x0421 以查看 AVDD 电平和 VDDIO 电平与所需输出匹配。寄存器 0x0421 bit[2]=1 表示 3.3V VDDA。如果寄存器 0x0421 与所需的结果不匹配，请将 0x041F 寄存器写入所需的电压电平。写入寄存器 0x041F bit[12] = 1。

寄存器 0x0421 和 0x041F 是扩展寄存器，请务必遵循扩展寄存器访问。