请参阅 AM62Ax/AM62Px LPDDR4 电路板设计和布局布线指南。本指南旨在简化 LPDDR4 实现。相关要求呈现为一组布局（放置和布线）指南，支持电路板设计人员能够针对处理器支持的拓扑成功实施稳健的设计。仅针对使用 LPDDR4 存储器且遵循 AM62Ax/AM62Px LPDDR4 电路板设计和布局布线指南 的电路板设计提供可能需要的任何后续设计支持。

请参阅 AM62Ax/AM62Px LPDDR4 电路板设计和布局布线指南，了解 LPDDR4 时钟、地址和控制信号的建议目标阻抗，以及有关 LPDDR4 数、通道宽度、通道数、芯片数和列数的信息。

对于传播延迟，LPDDR4 需要考虑的延迟是与电路板上布线相关的延迟。如果需要，请参阅附录：AM62Ax/AM62Px LPDDR4 电路板设计和布局布线指南 的 SoC 封装延迟。

如果需要封装级传播延迟，请联系当地 TI 销售代表。

强烈建议在电路板原理图设计和布局阶段执行信号完整性 (SI) 仿真。