ZHCADJ7A December   2023  – August 2024 AM62P , AM62P-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 引言
    1. 1.1 开始定制电路板设计之前的准备工作
    2. 1.2 处理器选择
    3. 1.3 技术文档
      1. 1.3.1 更新的原理图(添加了设计、审核和 CAD 注解)
      2. 1.3.2 支持定制电路板设计的常见问题解答
    4. 1.4 设计文档
  5. 方框图
    1. 2.1 创建方框图
    2. 2.2 配置引导模式
    3. 2.3 确认 PinMux(PinMux 配置)
  6. 电源
    1. 3.1 电源架构
      1. 3.1.1 集成电源
      2. 3.1.2 分立式电源
    2. 3.2 电源轨
      1. 3.2.1 内核电源
      2. 3.2.2 外设电源
      3. 3.2.3 动态切换双电压 IO 电源
      4. 3.2.4 IO 组(处理器)的内部 LDO
      5. 3.2.5 双电压 IO(用于处理器 IO 组)
      6. 3.2.6 VPP(电子保险丝 ROM 编程)电源
    3. 3.3 确定电路板电源要求
    4. 3.4 电源滤波器
    5. 3.5 电源去耦和大容量电容
      1. 3.5.1 PDN 目标阻抗说明
    6. 3.6 电源时序
    7. 3.7 电源诊断
    8. 3.8 电源监控
  7. 时钟
    1. 4.1 处理器外部时钟源
      1. 4.1.1 未使用的 WKUP_LFOSC0
      2. 4.1.2 LVCMOS 数字时钟源
      3. 4.1.3 晶体选型
    2. 4.2 处理器时钟输出
  8. JTAG(联合测试行动组)
    1. 5.1 JTAG/仿真
      1. 5.1.1 JTAG/仿真的配置
      2. 5.1.2 JTAG/仿真的实现
      3. 5.1.3 JTAG 接口信号的连接
  9. 配置(处理器)和初始化(处理器和器件)
    1. 6.1 处理器复位
    2. 6.2 引导模式配置的锁存
    3. 6.3 复位附加器件
    4. 6.4 看门狗计时器
  10. 处理器外设
    1. 7.1  跨域选择外设
    2. 7.2  存储器 (DDRSS)
      1. 7.2.1 处理器 DDR 子系统和器件寄存器配置
      2. 7.2.2 校准电阻器连接
    3. 7.3  媒体和数据存储接口
    4. 7.4  通用平台以太网交换机 3 端口千兆位(CPSW3G - 用于以太网接口)
    5. 7.5  可编程实时单元子系统 (PRUSS)
    6. 7.6  通用串行总线 (USB) 子系统
    7. 7.7  通用连接外设
    8. 7.8  显示子系统 (DSS)
    9. 7.9  摄像头子系统 (CSI)
    10. 7.10 处理器电源引脚、未使用外设和 IO 的连接
      1. 7.10.1 外部中断 (EXTINTn)
      2. 7.10.2 预留引脚(信号)
  11. 处理器 IO(LVCMOS 或开漏或失效防护型 IO 缓冲器)的接口和仿真
  12. 功耗和散热分析
    1. 9.1 功耗估算
    2. 9.2 不同电源轨的最大电流
    3. 9.3 电源模式
    4. 9.4 热设计指南
  13. 10原理图设计、捕获、录入和审阅
    1. 10.1 选择元件和值
    2. 10.2 原理图设计和捕获
    3. 10.3 原理图审阅
  14. 11布局规划、布局、布线指南、电路板层和仿真
    1. 11.1 PCB 设计迂回布线
    2. 11.2 LPDDR4 设计和布局布线指南
    3. 11.3 高速差分信号布线指南
    4. 11.4 电路板层数和堆叠
      1. 11.4.1 仿真建议
    5. 11.5 运行仿真时应遵循的步骤参考
  15. 12电路板组装和启动
  16. 13器件处理和组装
    1. 13.1 焊接建议
      1. 13.1.1 附加参考
  17. 14参考资料
    1. 14.1 处理器特定
    2. 14.2 通用
  18. 15术语
  19. 16修订历史记录

复位附加器件

建议使用“与运算”逻辑在适用的情况下重置连接的器件(板载媒体和数据存储设备以及其他外设)。处理器通用输入/输出 (GPIO) 引脚连接到其中一个与门输入,并提供 0Ω 来隔离 GPIO 输入以进行测试或调试。复位期间处理器 IO 缓冲器关闭。建议在与门输入附近放置一个上拉电阻,以防止与门输入悬空并启用上电期间由处理器 IO 控制的复位逻辑。主域 POR(冷复位)状态输出 (PORz_OUT) 或主域热复位状态输出 (RESETSTATz) 信号可以作为另一个输入连接到与门。确保与逻辑输入附近使用的处理器 IO 电源和上拉电源均来自同一电源。

复位状态输出的选择取决于应用。确保按照器件建议拉动附加器件复位输入。

如果不使用“与运算”逻辑且使用处理器主域热复位状态输出 (RESETSTATz) 来复位连接的器件,请确保 RESETSTATz 的 IO 电压电平与连接的器件的 IO 电压电平匹配。建议使用电平转换器来匹配 IO 电压电平。

建议配置由软件启用(控制)的电源开关(负载开关)为 SD 卡电源 (VDD) 供电。一个固定的 3.3V 电源(连接到处理器的 IO 电源)连接作为电源开关的输入。

使用电源开关可以对 SD 卡进行下电上电(因为这是复位 SD 卡的唯一方法),并将 SD 卡恢复到默认状态。

有关实现所连接器件复位逻辑和 SD 卡电源开关使能逻辑的更多信息,请参阅入门套件 SK-AM62P-LP 原理图。