ZHCADJ7A December   2023  – August 2024 AM62P , AM62P-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 引言
    1. 1.1 开始定制电路板设计之前的准备工作
    2. 1.2 处理器选择
    3. 1.3 技术文档
      1. 1.3.1 更新的原理图（添加了设计、审核和 CAD 注解）
      2. 1.3.2 支持定制电路板设计的常见问题解答
    4. 1.4 设计文档
  5. 2 方框图
    1. 2.1 创建方框图
    2. 2.2 配置引导模式
    3. 2.3 确认 PinMux（PinMux 配置）
  6. 3 电源
    1. 3.1 电源架构
      1. 3.1.1 集成电源
      2. 3.1.2 分立式电源
    2. 3.2 电源轨
      1. 3.2.1 内核电源
      2. 3.2.2 外设电源
      3. 3.2.3 动态切换双电压 IO 电源
      4. 3.2.4 IO 组（处理器）的内部 LDO
      5. 3.2.5 双电压 IO（用于处理器 IO 组）
      6. 3.2.6 VPP（电子保险丝 ROM 编程）电源
    3. 3.3 确定电路板电源要求
    4. 3.4 电源滤波器
    5. 3.5 电源去耦和大容量电容
      1. 3.5.1 PDN 目标阻抗说明
    6. 3.6 电源时序
    7. 3.7 电源诊断
    8. 3.8 电源监控
  7. 4 时钟
    1. 4.1 处理器外部时钟源
      1. 4.1.1 未使用的 WKUP_LFOSC0
      2. 4.1.2 LVCMOS 数字时钟源
      3. 4.1.3 晶体选型
    2. 4.2 处理器时钟输出
  8. 5 JTAG（联合测试行动组）
    1. 5.1 JTAG/仿真
      1. 5.1.1 JTAG/仿真的配置
      2. 5.1.2 JTAG/仿真的实现
      3. 5.1.3 JTAG 接口信号的连接
  9. 6 配置（处理器）和初始化（处理器和器件）
    1. 6.1 处理器复位
    2. 6.2 引导模式配置的锁存
    3. 6.3 复位附加器件
    4. 6.4 看门狗计时器
  10. 7 处理器外设
    1. 7.1  跨域选择外设
    2. 7.2  存储器 (DDRSS)
      1. 7.2.1 处理器 DDR 子系统和器件寄存器配置
      2. 7.2.2 校准电阻器连接
    3. 7.3  媒体和数据存储接口
    4. 7.4  通用平台以太网交换机 3 端口千兆位（CPSW3G - 用于以太网接口）
    5. 7.5  可编程实时单元子系统 (PRUSS)
    6. 7.6  通用串行总线 (USB) 子系统
    7. 7.7  通用连接外设
    8. 7.8  显示子系统 (DSS)
    9. 7.9  摄像头子系统 (CSI)
    10. 7.10 处理器电源引脚、未使用外设和 IO 的连接
      1. 7.10.1 外部中断 (EXTINTn)
      2. 7.10.2 预留引脚（信号）
  11. 8 处理器 IO（LVCMOS 或开漏或失效防护型 IO 缓冲器）的接口和仿真
  12. 9 功耗和散热分析
    1. 9.1 功耗估算
    2. 9.2 不同电源轨的最大电流
    3. 9.3 电源模式
    4. 9.4 热设计指南
  13. 10原理图设计、捕获、录入和审阅
    1. 10.1 选择元件和值
    2. 10.2 原理图设计和捕获
    3. 10.3 原理图审阅
  14. 11布局规划、布局、布线指南、电路板层和仿真
    1. 11.1 PCB 设计迂回布线
    2. 11.2 LPDDR4 设计和布局布线指南
    3. 11.3 高速差分信号布线指南
    4. 11.4 电路板层数和堆叠
      1. 11.4.1 仿真建议
    5. 11.5 运行仿真时应遵循的步骤参考
  15. 12电路板组装和启动
  16. 13器件处理和组装
    1. 13.1 焊接建议
      1. 13.1.1 附加参考
  17. 14参考资料
    1. 14.1 处理器特定
    2. 14.2 通用
  18. 15术语
  19. 16修订历史记录

7.2 存储器 (DDRSS)

DDR 子系统目前支持 LPDDR4 存储器接口。有关数据总线宽度、内联 ECC 支持、速度和最大可寻址范围选择的信息，请参阅器件特定数据表特性 一章的存储器子系统、DDR 子系统 (DDRSS) 部分。

允许的存储器配置为 1 x 32 位或 1 x 16 位。

1 x 8 位存储器配置不是有效配置。

根据应用要求，由于提供了 1 x 16 位配置，同一存储器 (LPDDR4) 器件可与 AM625/AM623/AM625-Q1/AM620-Q1、AM62A7/AM62A3 和 AM62P/AM62P-Q1 处理器搭配使用。

当 AM62P/AM62P-Q1 处理器配置为 16 位配置时，请遵循 AM62Ax/AM62Px LPDDR4 电路板设计和布局布线指南 的 16 位单列 LPDDR4 实现示例中显示的 DQS2..3 和其他未使用信号连接建议。

请参阅器件特定数据表的引脚连接要求 部分，了解如何连接 DDRSS 信号（在不使用 DDRSS 时）以及信号的 DDR 设计指南（在使用 LPDDR4 时）。

有关更多详细信息，请参阅器件特定 TRM 中存储器控制器 一章的 DDR 子系统 (DDRSS) 部分。

有关 DDR4/LPDDR4 存储器接口的更多信息，请参阅 [常见问题解答] AM625/AM623/AM62A/AM62P 定制电路板硬件设计的设计建议/常见错误 – DDR4/LPDDR4 存储器接口。
千亿体育app官网登录(中国)官方网站IOS/安卓通用版/手机APP | 米乐app下载官网（中国）|ios|Android/通用版APP最新版 | 米乐|米乐·M6（中国大陆）官方网站 | 千亿体育登陆地址 | 华体会体育（中国）HTH·官方网站 | 千赢qy国际_全站最新版千赢qy国际V6.2.14安卓/IOS下载 | 18新利网v1.2.5|中国官方网站 | bob电竞真人（中国官网）安卓/ios苹果/电脑版【1.97.95版下载】 | 千亿体育app官方下载(中国)官方网站IOS/安卓/手机APP下载安装 |