ZHCADM8A October 2023 – May 2024 TAA5212 , TAA5242 , TAC5111 , TAC5112 , TAC5142 , TAC5211 , TAC5212 , TAC5242
3.1 差分交流耦合 Power Tune 模式
以下示例提供了在 Power Tune 模式下具有 1.8V AVDD 的差分交流耦合输入的寄存器设置，用于平衡功耗和性能。B0_P0_R78 (0x4E) 中的寄存器 PWR_TUNE_CFG0 提供了将器件置于功率补偿模式的配置。
图 3-1 Power Tune 模式差分交流耦合寄存器设置
图 3-2 -1dBrG (0dBrG = 1Vrms) 时的 Power Tune 差分交流耦合输入此处提供了一个频率图，描绘了 -60dBrG 输入时的动态范围和输入交流信号短接至地时的 SNR。
图 3-3 -60dBrG 时的 Power Tune 模式差分交流耦合动态范围
图 3-4 Power Tune 模式差分交流耦合 SNR