ZHCADT4 February 2024 ESD2CAN24-Q1
瞬态保护在当今电子米6体育平台手机版_好二三四的数据线上变得越来越普遍,因为大多数现代集成电路都是用每一代越来越小的晶体管构建的,用于支持更高的数据速率和更低的功耗。静电放电 (ESD) 和浪涌等瞬态事件会在 IC 的输入和输出 (I/O) 处产生非常大的电压或电流,需要将其钳位到较低的电压,保护敏感电路免受这些高放电电压的影响。
瞬态保护电路有许多不同的选择,要选择能够为下游电路提供最佳保护的保护器件,应了解保护器件的主要规格,这一点很重要。本文比较了两种常见的保护器件,即瞬态电压抑制器 (TVS) 二极管和压敏电阻。
带有外露接口连接器的系统容易受到静电放电 (ESD) 的影响。这些事件可能是由最终用户组装期间或正常使用期间的人体接触引起的。所有 IC 均具有内置的器件级 ESD 结构,可在制造过程中防止受到 ESD 的影响,其等级符合充电器件模型 (CDM) 和人体放电模型 (HBM)。最终用户场景中遇到的 ESD 视为系统级 ESD 事件,其会向数据线或电源线注入非常高的电压和电流。图 1 比较了器件级和系统级 ESD 模型。
IEC 61000-4-x 标准规定了三个最常见的系统级瞬态抗扰度标准:系统 ESD 抗扰度 (IEC 61000-4-2)、电气快速瞬变抗扰度 (EFT) (IEC 61000-4-4) 和雷击/浪涌抗扰度 (IEC 61000-4-5)。许多系统设计需要根据至少上述标准之一对外露的数字通信端口或电源线进行一定程度的保护。压敏电阻和 TVS 二极管通常是具有成本效益的设计,能够承受系统级瞬态并具有符合上述 IEC 标准的数据表规格。
有关这三个标准的更多详细信息,请参阅适用于 TI 保护器件的 IEC 61000-4-x 测试 和揭秘浪涌保护
TVS 二极管用于将系统级瞬态钳位至较低的电压,以避免损坏敏感电路。这些二极管由一个 PN 结构成,该结会发生雪崩击穿现象,能够维持大电流。这些二极管通常与敏感电路并联,在接近工作电压 (Vrwm) 的电压下表现得像电容器。一旦线路上的电压超过击穿电压 (VBR)(通常仅在瞬态事件期间发生),二极管就会开始向接地端传导大电流。ESD/TVS 二极管可以根据系统级 ESD 和浪涌模型指定保护等级。
这些器件主要使用氧化锌 (ZnO) 以及少量的其他金属氧化物构建而成。压敏电阻的主体包含一个由晶界分隔的导电氧化锌晶粒矩阵,形成了与 TVS 二极管相似的 P-N 结半导体特性。这些器件以类似的方式工作,在以并联方式连接时允许所需的较低电压信号在受保护的引线上通过。每当电压高于定义的压敏电阻电压(类似于 TVS 击穿电压)时,压敏电阻的电阻就会突然下降,允许电流流动。
片式压敏电阻和 TVS 二极管可用于保护数据线和电力线,但 TVS 二极管的配置专为任何接口的数据线保护而设计。尽管这些瞬态保护设计具有很多相同的特性,但压敏电阻受工艺的限制,无法达到高速数据线路保护所需的特定规格。TVS 二极管由于具有超低钳位电压和超低电容规格,可更好地保护敏感的低压电路,因此更适合数据线保护。TI 的最新 TVS 二极管还具有非常低的漏电流,非常适合电池供电的应用。
下面将讨论 TVS 和压敏电阻之间不同的规格。有关 ESD 保护器件所有规格的详细信息,请参阅阅读并了解 ESD 保护器件数据表。
由于压敏电阻具有构成主体的对称内部金属层,因此仅提供双向配置。TVS 二极管广泛提供单向和双向配置。单向极性最适合仅在正电压范围内摆动的信号,因为这些信号对于负 ESD 事件表现出较低的钳位电压,从而更好地保护下游电路。
压敏电阻的电容通常非常大,无法支持高数据速率通信协议。这是因为用于制造压敏电阻的材料具有高介电常数。TVS 二极管可以实现超低线路电容,因此非常合适用于数据线,因为在线路上添加低电容二极管不会影响信号完整性。TI 的米6体育平台手机版_好二三四系列采用电容低于 0.2pF 的保护二极管,可支持具有最高数据速率的接口。
与 TVS 二极管相比,压敏电阻的钳位性能往往较差,因为在 ESD/浪涌事件期间其接地电阻要大得多。可以使用以下公式来估算钳位电压。
新型 TVS 二极管工艺可实现接近 0.1 欧姆的动态电阻,在任何小型 ESD 设计中提供最低钳位电压设计。
瞬态事件期间外部保护器件的电阻会影响下游受保护 IC 的内部 ESD 单元之间的 ESD 电流耗散。理想情况下,外部保护器件的动态电阻远低于内部 ESD 钳位二极管,以提供最低阻抗接地路径,这可以引导更大的电流通过外部保护器件而不是通过内部 ESD 二极管流到接地端。
ESD 保护器件在钳制 ESD 冲击的第一个峰值时始终会表现出一些较大的电压尖峰。这些过压持续时间很短,通常不会损坏器件,因此钳位电压通常被指定为在电压稳定后持续 30ns 左右。尽管如此,这些电压尖峰可能对非常敏感的 IC 有害,并且峰值被钳制得越快,设计针对系统级 ESD 的稳健性就越高。
与压敏电阻相比,TVS 二极管的开通时间更短,能够更快地将线路上的瞬态电压钳位到可接受的电压,从而更好地保护现代微处理器等敏感电路。TVS 二极管对于敏感 IC 而言是一种很好的设计,因为这些二极管提供了较低的接地电阻路径,从而降低了钳位电压。
上图展示了 24V TVS 二极管和 24V 压敏电阻在两种不同 IEC ESD 冲击下的不同钳位响应。这两种器件通常用于保护 CAN 数据线。随着 IEC ESD 电压的增加,您可以看到钳位电压之间的差距会增加。对于 25kV IEC ESD 冲击,压敏电阻在约 5ns 时钳位在 1500V 峰值,而 TVS 二极管在约 5ns 时将该电压钳位在 400V 峰值。如果 CAN 总线电压容差较低,则由于压敏电阻的钳位性能较差,因此无法保护 CAN 收发器免受较高电压 ESD 冲击的影响。CANH/CANL 引脚的最大电压额定值的范围通常为 40V 至 70V。
USB 等低电压应用可能需要更低的钳位电压,因为下游电路非常敏感,只能在 USB 控制器等 I/O 上处理几伏特的电压。TVS 二极管可以为低电压应用提供最佳保护。
与大多数现代 TVS 二极管相比,压敏电阻的漏电流更高,其额定范围通常为 uA 量级。对于等于或低于工作电压的电压,TVS 二极管可以提供低得多的漏电流规格,其范围为 nA 量级。电池供电的设备等某些应用可能需要最大限度地减小引线上所有元件的漏电流,以实现最高效的设计。
片式压敏电阻采用小型封装,例如业界通用的公制 0603 和 0402 封装。TVS 二极管可采用小于 1mm x 1mm 的极小封装,还采用多通道阵列以实现灵活的布线。这非常适合需要闭合阻抗匹配引线的高速差分对。
PCB 布局可能会严重影响大瞬态电流的耗散。实现低阻抗接地连接有助于降低下游元件受到 ESD 影响的风险。应将 ESD 保护器件放置在尽可能靠近 ESD 源(通常是外露的接口连接器)的位置,这一点很重要。这有助于将 ESD 电流引导至 TVS。
有关更多布局指南,请参阅我们的 ESD 保护布局指南
压敏电阻可能具有非常高的钳位电压,无法保护非常敏感的 IC,并且通常具有高线路电容值,无法支持更高速的数据线。这些规格限制了压敏电阻在高速数据线应用中的使用,因此更适合电源线保护。
可以有效地使用 TVS 二极管来保护电力线和数据线,因为二极管工艺技术可以实现超低动态电阻和电容特性。在控制电路为低电压且需要保护极低钳位电压的数据线应用中,TVS 二极管比压敏电阻更适合。TI ESD 二极管的线路电容值可达到 0.2pF 以下,几乎支持任何高速接口。