ZHCADV7A August 2016 – March 2024 DP83822H , DP83822HF , DP83822I , DP83822IF , DP83825I , DP83826E , DP83826I , DP83867CR , DP83867CS , DP83867E , DP83867IR , DP83867IS , DP83869HM
当 PHY 正确接收到相应的 WoL 模式帧后,PHY 生成的触发器具有可配置性。系统设计可以选择将触发器设置为脉冲波形(长达 125MHz 时钟的 8、16、32 或 64 个周期)或者设置为可锁存电平变化,从而使 PHY 产生高电平 信号。此信号的锁存只能通过写入一个字段来清除。
在图 2-2 中,PHY 设置为输出时长为 256.3ns 的脉冲。这相当于 125MHz 波形的 32 个周期。
在图 2-3 中,PHY 设置为输出时长为 512.4ns 的脉冲。这相当于 125MHz 波形的 64 个周期。
在图 2-4 中,PHY 设置为在收到相应帧时出现电平变化。该电平变化为高电平有效,只能通过对 WoL 配置寄存器进行寄存器写入来清除。