ZHCADZ6A April   2024  – August 2024 AM62P , AM62P-Q1

 

  1.   摘要
  2.   2
  3.   商标
  4. 1引言
    1. 1.1 更改 Cortex-A53 时钟频率
  5. 2处理器内核和计算基准测试
    1. 2.1 Dhrystone
    2. 2.2 CoreMark-Pro
    3. 2.3 快速傅里叶变换
    4. 2.4 加密基准测试
    5. 2.5 IPC 邮箱延迟
  6. 3存储器系统基准测试
    1. 3.1 存储器带宽和延迟
      1. 3.1.1 LMBench
      2. 3.1.2 STREAM
    2. 3.2 临界存储器访问延迟
    3. 3.3 UDMA:DDR 至 DDR 数据复制
  7. 4图形处理单元基准测试
    1. 4.1 Glmark2
    2. 4.2 GFXBench5
  8. 5视频编解码器
  9. 6参考资料
  10. 7修订历史记录

临界存储器访问延迟

本节提供从 AM62Px 中的处理器到系统中的各种存储器目标的往返读取延迟测量。测量是使用裸机芯片验证测试在 AM62Px 平台上进行的。测试在使用 LPDDR4 的 A53 和 R5F 处理器上执行。每个测试包括一个由 8192 次迭代组成的循环,可读取总计 32KiB 的数据。每次访问的周期数被计数并除以相应的处理器时钟频率以获得延迟时间。表 3-4 展示了平均延迟结果。

表 3-4 A53、R5F MCU 和 R5F WKUP 的临界存储器访问延迟
存储器Arm-Cortex-A53
(平均 ns)
Arm-Cortex-R5F MCU
(平均 ns)
Arm-Cortex-R5F WKUP
(平均 ns)
LPDDR4129207173
OCSRAM MAIN5612076
OCSRAM MCU12055

80

OCSRAM WKUP207193153
R5F MCU TCM1401180
R5F WKUP TCM1041111

测试在以下条件下完成:0.75V VDD_CORE、1.25GHz A53内核、800MHz R5F 内核和 3200MT/s LPDDR4。紧耦合存储器,即 TCM,是直接与 ARM Cortex 内核相连的 RAM。ARM 架构提供本地内部低延迟路径,还允许通过 SoC 总线基础设施对外部存储器进行访问。