ZHCADZ6A April 2024 – August 2024 AM62P , AM62P-Q1
本节提供了使用高容量 (HC) 和正常容量 (NC) UDMA 通道进行 DDR 至 DDR 块复制的测试结果和观察结论。有关详细信息，请参阅表 3-5。
| 说明 | |
|---|---|
| 正常容量 (NC) | 提供了基本数量的描述符和 TR 预取以及 Tx/Rx 控制和数据缓冲。非常适用于与片上存储器和 DDR 通信的大多数外设传输。缓冲区大小为 192B 时，此 FIFO 深度允许每个传输周期进行 3 次数据突发为 64B 的读取事务。 |
| 高容量 (HC) | 提供更多的描述符和 TR 预取以及自定义 Tx/Rx 控制和数据缓冲。非常适用于需要中等每通道带宽和显著增加的数据吞吐量的应用。由于缓冲区大小增加为 512B，此 FIFO 深度允许每个传输周期进行 8 次数据突发为 64B 的读取事务。 |
以下测量结果是通过使用 DDR 的 A53 上的裸机芯片验证测试收集的。传输描述符和环位于 DDR 中。测试在以下条件下完成：0.75V VDD_CORE、1.25GHz A53内核、800MHz R5F 内核和 3200MT/s LPDDR4。传输尺寸范围为 1KiB 至 512KiB。
| 缓冲区大小 (KiB) | HC 通道带宽 (MiB/s) | NC 通道带宽 (MiB/s) | HC 通道延迟 (μs) | NC 通道延迟 (μs) |
|---|---|---|---|---|
| 1 | 121.92 | 96.21 | 8.01 | 10.15 |
| 2 | 188.16 | 157.51 | 10.38 | 12.40 |
| 4 | 369.56 | 237.32 | 10.57 | 16.46 |
| 8 | 542.16 | 312.75 | 14.41 | 24.98 |
| 16 | 711.20 | 381.94 | 21.97 | 40.91 |
| 32 | 895.93 | 426.91 | 34.88 | 73.20 |
| 64 | 985.03 | 452.31 | 63.45 | 138.18 |
| 128 | 1049.36 | 464.93 | 119.12 | 268.86 |
| 256 | 1087.10 | 472.64 | 229.97 | 528.94 |
| 512 | 1105.71 | 476.06 | 452.20 | 1050.29 |
表 3-6 显示了 HC 和 NC 通道的传输容量，并表明高容量通道比正常容量通道获得的带宽高多达 2.3 倍。