有两种通用方法可以缩短栅极关断时间。
第一种方法如图 2-1 所示,通过使用二极管 (D4) 为 FET 的栅极提供一条电阻比导通路径更低的路径来释放存储的电荷,从而提供了一种加速关断过程的低成本设计。通过改变电阻,可以根据需要增加或减少关断时间。
第二种方法如图 2-2 所示。此电路可以更快地将 PMOS 驱动为低电平,从而为 FET 的电荷提供了从栅极流向 PACK+ 的替代路径。虽然这种配置更昂贵,但在多个 FET 并联的情况下,由于能够获得更低的电阻,因此它是一个很好的选择。如果用户仅使用一个或两个 FET,第一种方法更具成本效益。