ZHCAE48 June   2024 LMK5B33216

 

  1.   1
  2.   摘要
  3.   商标
  4. 1硬件架构
    1. 1.1 时钟方案
    2. 1.2 FPGA 设计
  5. 2syn1588® 同步算法
    1. 2.1 PTP 计时时钟调整算法
  6. 3测试设置
    1. 3.1 FMC 适配器板
    2. 3.2 合规性测试设置
    3. 3.3 电信规范 G.8275.1 合规性测试 - 全时序支持
      1. 3.3.1 传输特性
      2. 3.3.2 绝对时间误差
      3. 3.3.3 锁定时间
    4. 3.4 电信规范 G.8275.2 合规性测试 - 部分时序支持
    5. 3.5 电信规范 G.8262.1 合规性测试 - SyncE 瞬态
  7. 4PTP 系统应用
  8. 5其他开发
  9. 6结语
  10. 7参考资料

电信规范 G.8275.1 合规性测试 - 全时序支持

对于具有全时序支持的网络,引导节点和跟随节点器件上的 PTP 协议栈均设置为遵循 PTP 电信规范 G.8275.1 的默认值:

  • PTP 域号为 24。
  • PTP 事件(同步、延迟请求、延迟响应)报文速率为每秒 16 个数据包。
  • 通知报文速率为每秒 8 个数据包。
  • 通知超时为缺失 3 条报文。
  • 以太网地址类型为多播。
  • 通信协议为 Layer 2。

syn1588® PTP 配置如下:

  • PI 控制环路参数设置为快速模式,这是针对最小数据包延迟变化 (PDV) 进行优化的设置。
  • 激活了采样率转换器滤波器
  • 使用 4 秒的默认窗口大小激活了非线性尖峰预滤波器
  • 伺服调整速率设为 1Hz