ZHCAE48 June   2024 LMK5B33216

 

  1.   1
  2.   摘要
  3.   商标
  4. 1硬件架构
    1. 1.1 时钟方案
    2. 1.2 FPGA 设计
  5. 2syn1588® 同步算法
    1. 2.1 PTP 计时时钟调整算法
  6. 3测试设置
    1. 3.1 FMC 适配器板
    2. 3.2 合规性测试设置
    3. 3.3 电信规范 G.8275.1 合规性测试 - 全时序支持
      1. 3.3.1 传输特性
      2. 3.3.2 绝对时间误差
      3. 3.3.3 锁定时间
    4. 3.4 电信规范 G.8275.2 合规性测试 - 部分时序支持
    5. 3.5 电信规范 G.8262.1 合规性测试 - SyncE 瞬态
  7. 4PTP 系统应用
  8. 5其他开发
  9. 6结语
  10. 7参考资料

syn1588® 同步算法

syn1588® PTP 协议栈在执行基本的初始化任务(如初始化网络同步器)之后,会等待 PTP Grandmaster 发送 PTP 报文。建立双向时间传输后,PTP 协议栈会计算本地时钟相对于主时钟的偏移量。对于超过用户可定义边界的较大初始偏移,PTP 协议栈会通过直接更新时间信息来异步调整硬件 ToD 时钟。然后,PTP 协议栈通过一系列 SYNC 报文计算和调整本地振荡器的频率偏移。随后,PTP 协议栈会校正残余频率偏移。调整过程的最后两步通过 IP 内核的专用硬件模块同步完成。因此,PTP 协议栈能够在启动 PTP 控制伺服环路之前,将 PTP 跟随节点的时钟同步精度调整到小于 20ns。