ZHCAE48 June   2024 LMK5B33216

 

  1.   1
  2.   摘要
  3.   商标
  4. 1硬件架构
    1. 1.1 时钟方案
    2. 1.2 FPGA 设计
  5. 2syn1588® 同步算法
    1. 2.1 PTP 计时时钟调整算法
  6. 3测试设置
    1. 3.1 FMC 适配器板
    2. 3.2 合规性测试设置
    3. 3.3 电信规范 G.8275.1 合规性测试 - 全时序支持
      1. 3.3.1 传输特性
      2. 3.3.2 绝对时间误差
      3. 3.3.3 锁定时间
    4. 3.4 电信规范 G.8275.2 合规性测试 - 部分时序支持
    5. 3.5 电信规范 G.8262.1 合规性测试 - SyncE 瞬态
  7. 4PTP 系统应用
  8. 5其他开发
  9. 6结语
  10. 7参考资料

PTP 系统应用

通过在用于 DPLL3 的 LMK5CxxxxAS1 上应用相同的 DCO 算法,可以针对 5G 无线应用调整 PTP 时钟,如图 4-1 所示。LMK5CxxxxAS1 配置用于实现 C 类及以上性能的电信精度,同时提供业界出色的无线电时钟抖动性能,491.52MHz 输出时钟的最大抖动为 57fs(12kHz 至 20MHz)。LMK5XXXXXS1 为 DPLL 和 APLL 域之间的内部反馈提供了灵活性,可根据是需要单独的 PTP 域还是单独的 SyncE 域,或者是否结合使用 PTP 和 SyncE,对这些域进行级联。

 用于 5G 应用的 PTP 和 SyncE图 4-1 用于 5G 应用的 PTP 和 SyncE