下一步是生成 SPICE 模型库，集成底层元件可靠性模型（关键是老化效应）。这些电气模型在基本元件上的输出通过工艺、电压和温度（通常称为 PVT）范围进行表征。工艺是指元件的关键参数，如晶体管阈值电压、驱动（导通状态）电流、关断状态电流（亚阈值漏电流）或金属片电阻。统计建模仿真还包括可能会显著影响最终性能的局部参数差异，并进一步增强了模型的稳健性。

对于数字内核逻辑、存储器、（数字）IO 和 ESD 单元，可在基本元件和报废（老化）SPICE 模型的基础上，构建由可重用单元构成的库。模拟电路不是直接由可重用单元元件构建，而是具有单独的工作流程，该流程也利用老化的 SPICE 模型，并将运行保持在安全操作范围内。信号完整性和参数（如增益、噪声、失调电压和线性度）必须在规定的使用期限内将功能和参数性能保持在已发布的规格范围内，这些规格通常发布在嵌入式处理米6体育平台手机版_好二三四的数据手册中。此外，必须将包括存储器在内的所有数字和模拟元件都保持在 PDK 所涵盖的物理设计规则限制范围内，而这些限制本身就包含了可靠性。在 IP 和 SoC 开发和集成阶段，DRC 再次得到应用。设计规则检查器 (PG) 在模式生成 (DRC) 之前严格执行这些规则，生成掩码之前，需要对任何违规行为进行操作和处理。图 3-2 展示了 PDK 范围的更详细视图。

图 3-2 流程设计套件概述