ZHCAE91 July   2024 LP87521-Q1 , LP87562-Q1 , LP87563-Q1 , TPS62811-Q1 , TPS745-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 引言
  5. 设计参数
  6. 电源设计
  7. 时序控制
    1. 4.1 启动
    2. 4.2 关断
  8. 原理图
  9. 兼容 X9HP
  10. 软件驱动程序
  11. 推荐的外部元件
  12. 总结
  13. 10参考资料

设计参数

表 2-1 显示了电源轨、负载要求以及启动/关断时序要求,节 8 显示了典型的测量数据。
表 2-1 设计参数
电压 (V) 电源轨名称 最大负载 (mA) 启动延迟(触发条件) 关断延迟(触发条件)
0.6 VDDQLP_DRAM 500 AP_TPS628501 0ms(EN_TPS628501 高电平) 0ms(EN_TPS628501 低电平)
0.8 VDDIO_RTC0V8 5 RTC_LDO2 0ms(EN_RTC_LDO2 高电平) 0ms(EN_RTC_LDO2 低电平)
0.85 VDD_SAF_0V85 1000 SAF_BUCK1 0ms(SAF_BUCK1 = SYS_PWR_ON 高电平) 10ms(SAF_BUCK1 = SYS_PWR_ON 低电平)
VDD_AP_0V85 10000 LP87562_B0-B2 0ms(LP87562_EN1 = SYS_CTRL0 高电平) 3ms(LP87562_EN1 = SYS_CTRL0 低电平)

VDD_MIPI_0V85

VDD_PCIE_0V85

VDD_USB

VDDD_USB

450 LP87562_B0-B2 0ms(LP87562_EN1 = SYS_CTRL0 高电平) 3ms(LP87562_EN1 = SYS_CTRL0 低电平)
VDD_DRAM_0V85 2000 LP87562_B3 0ms(LP87562_EN1 = SYS_CTRL0 高电平) 3ms(LP87562_EN1 = SYS_CTRL0 低电平)
VDD_CPU_0V85 10000 LP87521_B0-B3 0ms(LP87521_EN1 = SYS_CTRL1 高电平) 3ms(LP87521_EN1 = SYS_CTRL1 低电平)
VDD_GPU_0V85 8000 LP87563_B0-B1 2ms(LP87563_EN1 = SYS_CTRL1 高电平) 1ms(LP87521_EN1 = SYS_CTRL1 低电平)
1.1 VDDQ_DRAM_1V1 750 LP87563_B2 1ms(LP87563_EN1 = SYS_CTRL1 高电平) 1ms(LP87521_EN1 = SYS_CTRL1 低电平)
1.8 VDD_RTC_1V8 300 RTC_LDO1 0ms(EN_RTC_LDO1 高电平) 0ms(EN_RTC_LDO1 低电平)
VDD_SAF_1V8 <500 SAF_LDO1 0ms(EN_SAF_LDO1 高电平) 0ms(EN_SAF_LDO1 低电平)

VDDA_1V8

VDDA_MIPI_1V8

1300 LP87563_B3 1ms(LP87563_EN1 = SYS_CTRL1 高电平) 2ms(LP87563_EN1 = SYS_CTRL1 低电平)
VDD_LP4_1V8 200 AP_TPS745 0ms(EN_AP_TPS745 高电平) 0ms(EN_AP_TPS745 低电平)
3.3 VDD_SAF_3V3 <500 SAF_LDO2 0ms(EN_SAF_LDO2 高电平) 0ms(EN_SAF_LDO2 低电平)
VDDH_3V3

VDDIO_3V3

750 AP_TLV767 0ms(EN_AP_TLV767 高电平) 0ms(EN_AP_TLV767 低电平)
信号 RTC_RESET - PG_RTC_LDO2 - -
SAFETY_RESET - PG_SAF_LDO1 - -
AP_RESET - PG_AP_TPS628501 - -