2 信号处理链

限制器组 算法是一种存在于 TAx5xxx-Q1 器件 DAC 信号路径中的数字信号设计。此算法控制着失真限制器、欠压保护器 和热折返 功能（图 2-1）。

图 2-1 DAC 信号链

左右 DAC 通道信号电平是限制器组的输入。用户可以在 LIMITER_CFG (P1_R35_D6:7) 寄存器中选择哪个信号被失真限制器 更改。限制器组的输入多路复用器可以配置为接收存在的最大信号、DAC 通道的左侧信号、DAC 通道的右侧信号或这两个通道的平均信号电平。

限制器组算法会监测 VBAT 引脚电平和裸片内部温度，以便对左右 DAC 通道输出信号电平应用更改。用户可以在 MISC_CFG0 寄存器 (P1_45) 中单独激活或停用失真限制器、欠压保护器 (BOP) 和热折返 功能。

如果 VBAT 低于目标电平，失真限制器 和 BOP 会对输出信号施加衰减。这些算法通过配置 MISC_CFG0 (P1_R45_D1) 和 DIAG_CFG13 (P1_R83_D2) 寄存器在限制器组中作为 VBAT、默认配置或 AVDD 的函数使用。如果裸片温度超过寄存器映射第 26 页中系数控制的阈值，热折返 会使输出信号衰减。此外，限制器组在算法的启动和释放期间使用小步长来减少输入和输出信号中的失真。

然后，限制器组将所有增益调整中的最小值应用于 DAC 的输出信号。增益调整可以应用于这两个输出通道，可以单独应用于任一通道，也可以在 LIMITER_CFG (P1_R35_D4:5) 寄存器中完全不应用。

图 2-2 限制器组信号链