BRAKE、DIR、DRVOFF 为带 IO 结构的数字输入引脚，如图 4-2 所示。这些引脚具有用于抗噪的 100kΩ 内部下拉电阻器。

• BRAKE 引脚（高电平有效）用于通过施加制动（所有低侧 FET 均导通）来快速停止电机。
• DIR 引脚用于设置旋转方向。逻辑低电平提供 A->C->B，而逻辑高电平提供 A->B->C。
• DRVOFF（高电平有效）用于通过将 FET 置于 Hi-Z 状态来立即停止为电机供电。

图 4-2 BRAKE、DIR 和 DRVOFF IO 结构

使用时，这些引脚需要直接连接到输入源。

未使用时，这些引脚需要直接连接到 AGND。