ZHCAEJ6 September   2024 TAS2120 , TAS2320

 

  1.   1
  2.   摘要
  3.   商标
  4. 1引言
  5. 2应用原理图
    1. 2.1 建议的元件额定值
    2. 2.2 参考原理图
  6. 3设计指南
    1. 3.1  VDD 引脚
    2. 3.2  PVDD 引脚
    3. 3.3  GREG 引脚
    4. 3.4  SW 引脚
    5. 3.5  VBAT 引脚
    6. 3.6  OUT_P 和 OUT_N 引脚
      1. 3.6.1 输出端的可选 EMI 滤波器
    7. 3.7  IOVDD 引脚
    8. 3.8  DREG 引脚
    9. 3.9  数字 I/O 引脚
    10. 3.10 接地引脚
    11. 3.11 HW 选择引脚
  7. 4EMI 特定指南
  8. 5总结
  9. 6参考资料

OUT_P 和 OUT_N 引脚

OUT_P 和 OUT_N 引脚对应于 D 类放大器的差分输出。在 PCB 上对这些引脚进行布线时,需要考虑以下指南:

  • 在 Y 桥模式下,这些引脚在 0 和 AVDD 之间切换,当超过 Y 桥阈值时,这些引脚在 0 和 PVDD 之间切换。
  • 这种切换以快速边沿速率发生,从而导致这些节点上产生高开关电流。因此,需要使用能够承载大电流的宽引线将这些引脚连接到扬声器。
  • 当布线切换到 PCB 的内层时,需要使用多个过孔来提供载流能力并降低寄生电感。
  • 这些引脚上的寄生电容需要保持在超低水平,因为这些寄生电容会导致开关损耗增加,从而影响效率。如果电容足够高,则开关也可能触发过流中断。
  • 由于这些节点是高压开关节点,因此应避免将任何低压节点(例如 BCLK、FSYNC、SDIN、SDOUT 等)路由到该路径上,以避免发生耦合。
 OUT_P/N 到扬声器端子的布线图 3-13 OUT_P/N 到扬声器端子的布线
 内部 PCB 层中 OUT_P/N 路径下方的布线图 3-14 内部 PCB 层中 OUT_P/N 路径下方的布线