ZHCAEJ8 October   2024 TAC5412-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1引言
  5. 2信号发生器 1 (SG1)
    1. 2.1 信号发生器 1 简介
    2. 2.2 信号发生器 1 振幅和输出通道
    3. 2.3 信号发生器 1 频率
    4. 2.4 使用 PPC3 生成寄存器系数
  6. 3ADSR 包络参数
    1. 3.1 ADSR 简介
    2. 3.2 重启计时器和延音计时器
    3. 3.3 起音、释音和衰减计时器
    4. 3.4 延音电平
    5. 3.5 ADSR 包络示例脚本
    6. 3.6 超声波活动检测 (UAD) ADSR 模式
  7. 4信号发生器 2 (SG2)
    1. 4.1 信号发生器 2 简介
    2. 4.2 信号发生器 2 振幅
    3. 4.3 信号发生器 2 频率
    4. 4.4 信号发生器 2 模式
      1. 4.4.1 手动模式
      2. 4.4.2 连续脉冲模式
      3. 4.4.3 单稳态模式
  8. 5总结

信号发生器 2 振幅

寄存器 B0_P17_R112 (0x70) 至 B0_P17_R119 (0x77) 配置 SG2 振幅。请参阅SG2 振幅和输出通道的可编程寄存器映射

节 2.2 中采用的方法转移到 SG2。在适当的 SG2 寄存器上实现这些 I2C 和 PPC3 概念。

表 4-1 SG2 振幅和输出通道的可编程寄存器映射

寄存器

说明

复位值

0x11

0x70

侧链 DAC 混频器,SG2 至 OUT1M 系数字节 [15:8]

0x00

0x11

0x71

侧链 DAC 混频器,SG2 至 OUT1M 系数字节 [7:0]

0x00

0x11

0x72

侧链 DAC 混频器,SG2 至 OUT1P 系数字节 [15:8]

0x00

0x11

0x73

侧链 DAC 混频器,SG2 至 OUT1P 系数字节 [7:0]

0x00

0x11

0x74

侧链 DAC 混频器,SG2 至 OUT2M 系数字节 [15:8]

0x00

0x11

0x75

侧链 DAC 混频器,SG2 至 OUT2M 系数字节 [7:0]

0x00

0x11

0x76

侧链 DAC 混频器,SG2 至 OUT2P 系数字节 [15:8]

0x00

0x11

0x77

侧链 DAC 混频器,SG2 至 OUT2P 系数字节 [7:0]

0x00