ZHCAEJ8 October 2024 TAC5412-Q1
寄存器 B0_P28_R80 (0x50) 至 B0_P28_R83 (0x53) 配置重启时间。寄存器 B0_P28_R84 (0x54) 至 B0_P28_R87 (0x57) 配置延音时间。请参阅表 3-2。
重启时间是指所配置脉冲的重复时间,而延音时间是所配置脉冲的长度。
重启和延音计时器基于从工作采样频率 fs 检索到的样本数。重启时间必须始终配置为比延音时间长。表 3-1 基于 48KHz 采样频率为两个参数生成可能的 I2C 配置。所需时间是根据采样频率对样本进行缩放来生成的。这两个计时器并非在所有 SG2 模式下都可用。
ksps | 每个计时器的样本数 | I2C 命令脚本 | 所需时间 |
---|---|---|---|
48000 | d’480 | 0x000001E0 | 10ms |
48000 | d’4,800 | 0x000012C0 | 100ms |
48000 | d’48,000 | 0x0000BB80 | 1s |
48000 | d’480,000 | 0x00075300 | 10s |
下面的公式可为重启和延音计时器生成一个 32 位十六进制寄存器系数。
其中,k 是每个计时器的样本数。
重启和延音计时器已在连续脉冲模式示例脚本中演示。这些都是 32 位 I2C 命令。请参阅此图,找到 PPC3 中的重启和延音计时器 GUI。滚动会在 I2C 监视器中生成十六进制值。
有关使用 PPC3 的详细信息,请参阅使用 PPC3 生成寄存器系数。
页 | 寄存器 | 说明 | 复位值 |
---|---|---|---|
0x1C | 0x50 | DAC_ADSR_RESTART_BYT1[7:0] | 0x00 |
0x1C | 0x51 | DAC_ADSR_ RESTART _BYT2[7:0] | 0x00 |
0x1C | 0x52 | DAC_ADSR_ RESTART _BYT3[7:0] | 0x00 |
0x1C | 0x53 | DAC_ADSR_ RESTART _BYT4[7:0] | 0x00 |
页 | 寄存器 | 说明 | 复位值 |
---|---|---|---|
0x1C | 0x54 | DAC_ADSR_SUSTAIN_BYT1[7:0] | 0x00 |
0x1C | 0x55 | DAC_ADSR_SUSTAIN _BYT2[7:0] | 0x00 |
0x1C | 0x56 | DAC_ADSR_SUSTAIN _BYT3[7:0] | 0x00 |
0x1C | 0x57 | DAC_ADSR_SUSTAIN _BYT4[7:0] | 0x00 |