米6体育平台手机版

ZHCAEO8B March 2022 – November 2024 AM620-Q1 , AM623 , AM625 , AM625-Q1

2.17.2 数据组布线限值

表 2-7 包含 DQS、DQ 和 DM 布线组的布线规格。每个字节通道都会独立布线并进行匹配。

若要使用长度匹配（单位为 mil）而不是延时时间（单位为 ps），请将延时时间（单位为 ps）乘以 5。在信号传播速度方面，微带线要快于带状线。采用长度匹配时，标准做法是将微带线长度除以 1.1 来获得补偿长度，从而使微带线长度与带状线长度实现标准化，并与提供的延迟限值保持一致（请参阅节 1.5）。

表 2-7 数据组布线规格

编号	参数	最小值	最大值	单位
DRS31	BYTE0 长度		500	ps ⁽¹⁰⁾
DRS32	BYTE1 长度		500	ps
DRS36	DQSn+ 至 DQSn- 偏差		0.4	ps
DRS37	DQSn 至 DQn 偏差 ⁽²⁾⁽³⁾		2	ps
DRS38	每条迹线上的过孔数		2 ⁽¹⁾	个过孔
DRS39	过孔数差异		0 ⁽⁹⁾	个过孔
DRS310	中心到中心 BYTEn 到其他 DDR4 布线间距 ⁽⁵⁾	4		w ⁽⁴⁾
DRS311	中心到中心 DQn 到其他 DQn 布线间距 ⁽⁶⁾	3		w ⁽⁴⁾
DRS312	DQSn 中心到中心间距 ⁽⁷⁾⁽⁸⁾	请参阅以下注意事项
DRS313	DQSn 中心到中心间距（到其他网）	4		w ⁽⁴⁾

(1) 最大值基于保守的信号完整性方法。仅当上升时间和下降时间的详细信号完整性分析确认运行和预期一致时，才能扩展该值。

(2) 仅在一个字节内进行长度匹配。不需要也不建议在字节之间进行长度匹配。

(3) 每个 DQS 对和与其关联的字节进行长度匹配。

(4) 对于最长 500mil 的布线长度，中心到中心间距可以降至最小 2w（仅在端点附近）。

(5) 其他 DDR4 迹线间距表示字节之外的其他 DDR4 网类别。

(6) 这适用于字节网类别内的间距。

(7) 设置 DQS 对间距以确保具有适当的差分阻抗。

(8) 用户必须控制阻抗，以免无意中造成阻抗不匹配。一般来说，中心到中心间距应为 2w 或略大于 2w，从而使该层上的差分阻抗等于单端阻抗 Zo 的两倍。

(9) 只有在对信号飞行时间进行精确 3-D 建模（包括精确建模的信号传播通孔）以确保不超过 DQn 偏差和 DQSn 至 DQn 偏差最大值时，过孔数差异才可能增加 1。

(10) 以 ps 为单位显示的 PCB 迹线长是长度的标准化表示。换算方式很简单，1 ps 就相当于 5 mil。这是针对微带线的所有段使用速度补偿时的等效带状线长度。