对于 LPDDR4 实现，数据线拓扑始终是点对点拓扑，并被分成两个不同的字节布线组。在布线期间尽量减少层转换。如果必须进行某个层转换，则最好转换到使用相同参考平面的层。如果无法做到这一点，则确保附近有接地过孔，以使返回电流在参考平面（拼接过孔的 ± 250mil 内）之间转换。目标是为返回电流提供低电感路径。为了优化长度匹配，TI 建议将单个数据布线组中的所有网（例如DQS/DQ/DM）布放在同一层上，其中所有网都具有完全相同的过孔数量和相同的过孔套管长度。微带布线可用于实现 DDR 布线，但在高数据速率下，这样做会降低 EMI 抗扰度和信号完整性。设计人员应仔细评估系统要求，以确定是否可满足所需的米6体育平台手机版_好二三四要求。由于信号传播的变化更大，因此微带层上的高速 DQ 和 DQS/DQSn 布线需要特别小心并考虑 DFM。来自整个字节组的信号必须布线在一起。

DQSP 和 DQSN 线是作为一个差分对进行布线的点对点信号。图 3-6 显示了 DQSP/N 连接拓扑。

图 3-6 LPDDR4 DQS 拓扑

DQ 和 DM 线是作为单端进行布线的点对点信号。图 3-7 显示了 DQ 和 DM 连接拓扑。

图 3-7 LPDDR4 DQ/DM 拓扑

数据组拓扑网上不允许存在残桩或终端。所有测试和探头接入点必须排成一条直线，不得有任何分支或残桩。