不管实现的 DDR4 器件数量如何，数据线拓扑始终为点对点拓扑。在布线期间尽量减少层转换。如果必须进行某个层转换，则最好转换到使用相同参考平面的层。如果无法做到这一点，则确保附近有接地过孔，以使返回电流在参考平面之间转换。目标是为返回电流提供低电感路径。另外，为了优化长度匹配，TI 建议在一个层上对单个数据布线组内的所有网进行布线，该组中的所有网都具有完全相同的过孔数量和相同的过孔套管长度。

DQSP 和 DQSN 线是作为一个差分对进行布线的点对点信号。图 2-9 展示了 DQS 连接拓扑。

图 2-9 DDR4 DQS 拓扑

DQ 和 DM 线是作为单端进行布线的点对点信号。图 2-10 展示了 DQ 和 DM 连接拓扑。

图 2-10 DDR4 DQ/DM 拓扑

与上方的 CK 和 ADDR_CTRL 布线图相似，图 2-11 和图 2-12 展示了 DQS 布线组以及相关数据布线组网的 PCB 布线示例。

该布线示例显示了 DQS0P 和 DQS0N，这两者以差分对形式从处理器连接到包含字节 0 的 SDRAM。该布线以点对点布线差分对形式实现，而没有任何电路板终端。任何这些类型的网上均不允许存在残桩。所有测试接入点必须排成一条直线，不得有任何分支或残桩。针对实现的字节通道，从处理器到每个 SDRAM 存在类似的 DQS 对布线。

图 2-12 展示了字节 0 布线组内单个网的布线示例。DQ 和 DM 网采用单端布线方式，同时也是点对点形式，而没有任何残桩或电路板终端。实现的每个 DQ 和 DM 网都存在点对点布线。

DQ 和 DM 网沿着与该字节通道 DQSP 和 DQSN 对相同的路径进行布线，以便它们可以与 DQS 对长度匹配。

图 2-11 到两个 DDR4 SDRAM 器件的 DQS 布线

图 2-12 到两个 DDR4 SDRAM 器件的 DQ/DM 布线