为了确保信号性能良好，必须遵循以下通用电路板设计指南：

• 始终尽可能遵循 TI 的示例布局/EVM 设计。如果不了解概念或布线策略，可以在 E2E 上发布问题。
• 所有信号都需要接地基准（强烈建议在两侧都实现）。
• 避免在信号参考平面中出现穿过平面分割点的情况。
• 在去耦电容器和存储器模块之间使用尽可能宽的布线。
• 通过保持阻抗匹配来最大限度地减少码间串扰 (ISI)。对于要对布线宽度进行调整以匹配布线阻抗的“T 分支”信号尤其如此。
• 通过隔离敏感信号（如选通和时钟）以及使用适当的 PCB 堆叠方式来最大限度地减少串扰。
• 每当信号改变层和参考平面时，通过添加过孔或电容器来避免返回路径不连续。
• 通过在 SDRAM 的基准输入引脚上进行正确的隔离和正确使用去耦电容器，最大限度地降低基准电压噪声。
• 保持信号布线残桩长度尽可能短。
• 为时钟和选通网额外增大间距以最大限度地减少串扰。
• 为所有信号以及所有旁路和去耦电容器保持一个公共接地（也称为 VSS）基准。
• 评估时序限制时，需要考虑微带线和带状线网之间的传播延迟差异。
• 过孔之间的耦合会是产生 PCB 级串扰的重要原因。过孔的尺寸和间距很重要。对于高速接口，应考虑 GND 屏蔽过孔。这种过孔耦合是推荐在最靠近处理器的层上路由数据信号的一个因素。
• 过孔残桩会影响信号完整性。使用过孔背钻可提高信号完整性，并且在某些情况下可能是必备的。

更多相关信息，请参阅高速接口布局指南。该应用报告为成功地对高速信号进行布线提供了更多常规性指导信息。