JEDEC 定义了与 DDR4 存储器接口搭配使用的两个基准电压，即 VREFDQ 和 VREFCA。VREFDQ 是在读写期间用于数据组网的基准电压。VREFCA 是用于 SDRAM 命令和地址输入的基准电压。DDR4 SDRAM 会在内部生成自有 VREFDQ。类似地，处理器的 DDR4 PHY 也在内部生成自有 VREFDQ。VREFCA 基准电压必须在电路板上生成并传播至所有 SDRAM。VREFCA 设计为 DDR4 电源电压的 50%，并且通常由 DDR4 VTT 电源生成。它应该采用标称宽度为 20 mil 的迹线并在每个器件连接装置附近放置 0.1 μF 旁路电容器。可以缩小 VREF 迹线的宽度，从而适应端点附近较短长度的布线拥塞。

不使用 VTT 电源时，应使用分压器电路生成 VREFCA。有关分压器电路实现示例，请参阅 EVM 原理图。确保分压器使用高精度电阻器（容差为 1%）。