本文档旨在使所有设计人员都能简单方便地实现 DDR 系统，并将要求提炼为一组布局和布线规则，使设计人员能够针对 TI 支持的拓扑成功实施稳健的设计。目前，TI 不提供处理器 DDR PHY 接口的时序参数。

但是，PCB 的设计工作（设计、布局布线和制造）仍期望由知识渊博的高速 PCB 设计人员执行和审查。经验丰富的设计人员可以直观地检测出诸如信号穿过参考平面上的裂缝时出现的阻抗不连续等问题。

TI 仅支持遵循本文档中指导原则且使用 DDR4 和 LPDDR4 存储器的电路板设计。这些指南是基于众所周知的在实心参考平面上布线的铜线的传输线特性。不可因 PCB 空间不足而违背布线指南。